申请/专利权人：长江存储科技有限责任公司

申请日：2018-06-20

公开（公告）日：2020-10-23

公开（公告）号：CN108831516B

主分类号：G11C16/12(20060101)

分类号：G11C16/12(20060101);G11C16/34(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.10.23#授权;2018.12.11#实质审查的生效;2018.11.16#公开

摘要：本发明提供了一种闪存存储器控制方法及闪存存储器控制装置。所述闪存存储器控制方法，包括如下步骤：获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；开始进行分组编程。本发明在减小编程误码率的同时，也能有效的提高编程速度，确保了闪存存储器的性能。

主权项：1.一种闪存存储器控制方法，其特征在于，包括如下步骤：获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；所述分组容限是指，编程速度不同的两组存储单元之间在分组编程的过程所能允许的组间混叠程度；判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；根据若干所述待编程存储单元的分组信息进行分组编程。

全文数据：闪存存储器控制方法及闪存存储器控制装置技术领域[0001]本发明涉及半导体控制技术领域，尤其涉及一种闪存存储器控制方法及闪存存储器控制装置。背景技术[0002]随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3DNAND三维NAND存储器;随着集成度的越来越高，3DNAND存储器己经从32层发展到64层，甚至更高的层数。[0003]随着手机、平板电脑等数码产品的不断普及，以及人们对于大数据存储空间的需求，但比特存储方式已逐渐被淘汰。多比特闪存，例如MLCMulti-LevelCel1，一个存储单元中存储2位bit信息）、TLCTrinary-LevelCell，一个存储单元中存储3位bit信息）等，利用其可以在一个存储单元内存储多位信息的性能，得到了越来越广泛的应用。[0004]但是，在闪存存储器的制造过程中，器件工艺参数的不同会导致不同的存储单元编程速度不一致，容易造成不同存储单元之间阈值电压的混叠，导致编程错误的出现。多比特闪存由于其阈值电压分布较窄，更容易出现混叠错误，最终导致闪存存储器的失效。[0005]因此，如何减少存储单元间的编程混叠，确保闪存存储器的性能，是目前亟待解决的技术问题。发明内容[0006]本发明提供一种闪存存储器控制方法及闪存存储器控制装置，用以减少存储单元间的编程混叠问题，确保闪存存储器的性能。[0007]为了解决上述问题，本发明提供了闪存存储器控制方法，包括如下步骤：[0008]获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；[0009]判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；[0010]根据若干所述待编程存储单元的分组信息进行分组编程。[0011]优选的，所述分组容限为一预设阈值电压;获取分组编程次数的具体步骤包括：[0012]提供多个测试存储单元，所述测试存储单元进行了至少一次编程；[0013]将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组和第二存储单元组，所述第一存储单元组的编程速度大于所述第二存储单元组的编程速度；[0014]对所述第一存储单元组和所述第二存储单元组进行一次分组编程；[0015]判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。[0016]优选的，获取分组编程次数的具体步骤还包括：[0017]判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组和所述第二存储单元组进行下一次分组编程。[0018]优选的，还包括如下步骤：[0019]对若干所述待编程的存储单元进行一次共同编程；[0020]判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若干所述待编程存储单元进行下一次共同编程。[0021]优选的，判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组的具体步骤包括：[0022]获取所述待编程存储单元达到目标阈值电压所需要的总编程次数；[0023]判断当前编程次数是否大于或等于所述总编程次数与所述分组编程次数之差，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组。[0024]优选的，所述分组编程包括调整施加于不同组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种。[0025]为了解决上述问题，本发明还提供了一种闪存存储器控制装置，包括：[0026]获取模块，用于获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；[0027]控制模块，连接所述获取模块，用于判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单兀根据编程速度的不同进行分组；[0028]分组编程模块，连接所述控制模块，用于根据所述控制模块对若干所述待编程存储单元的分组信息进行分组编程。[0029]优选的，所述分组容限为一预设阈值电压;所述获取模块包括：[0030]输入单元，用于输入多个测试存储单元，所述测试存储单元进行了至少一次编程；[0031]分组单元，连接所述输入单元，用于将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组和第二存储单元组，所述第一存储单元组的编程速度大于所述第二存储单元组的编程速度；_[0032]处理单元，连接所述分组单元，用于对所述第一存储单元组和所述第二存储单元组进行一次分组编程；[0033]判断单元，连接所述处理单元，用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。[0034]优选的，所述判断单元还用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组和所述第二存储单元组进行下一次分组编程。[0035]优选的，所述控制模块还用于对若干所述待编程的存储单元进行一次共同编程后，判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若干所述待编程存储单兀进彳丁下~'次共冋编程。[0036]优选的，所述控制模块包括：[0037]获取单元，用于获取所述待编程存储单元达到目标阈值电压所需要的总编程次数；[0038]分析单元，连接所述获取单元，用于判断当前编程次数是否大于所述总编程次数与所述分组编程次数之差，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组。[0039]优选的，所述分组编程包括调整施加于不同组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种。[0040]本发明提供的闪存存储器控制方法及闪存存储器控制装置，通过设置分组容限，根据分组容限确认存储单元进行分组编程的时机，将存储单元的编程混叠程度控制在分组容限内，在减小编程误码率的同时，也能有效的提高编程速度，确保了闪存存储器的性能。附图说明[0041]附图1是本发明具体实施方式中闪存存储器控制方法的流程图；[0042]附图2是本发明具体实施方式中待编程存储单元的编程过程示意图；[0043]附图3是本发明具体实施方式中获取分组编程次数的流程示意图；[0044]附图4是本发明具体实施方式中编程过程的流程示意图；[0045]附图5A是本发明具体实施方式的编程速度与传统编程速度的比较示意图；[0046]附图5B是本发明具体实施方式的编程误码率与传统编程误码率的比较示意图；[0047]附图6是本发明具体实施方式中闪存存储器控制装置的结构示意图。具体实施方式[0048]下面结合附图对本发明提供的闪存存储器控制方法及闪存存储器控制装置的具体实施方式做详细说明。[0049]为了避免因不同存储单元的编程速度不同而发生阈值电压混叠的情况，一般来说，会根据存储单元的编程速度来对存储单元进行分组，对不同组的存储单元施加不同的编程电压，以控制存储单元的编程速度，有效减少多比特闪存的阈值电压混叠。[0050]目前，存储单元的分组有两种方式:第一种是，在一步编程后即根据编程速度进行分组;第二种是，在编程到接近目标阈值电压时再进行分组。第一种分组方式能够有效的防止编程速度较快的存储单元出现过编程的问题，能够在一定程度上降低闪存存储器的误码率;但是，过早的对存储单元进行分组，随着编程次数的增加，会发生不同组存储单元间的阈值电压混叠，使得编程速度快的存储单元与编程速度慢的存储单元无法区分，导致分组失效。第二种分组方式由于减少了整体的编程次数，因此，可以得到较快的编程速度;但是，在编程快结束的时候才进行分组，编程速度较快的存储单元已经被编程到错误的状态，导致误码率的上升。[0051]为了在提升编程速度的同时减小误码率，本具体实施方式提供了一种闪存存储器控制方法，附图1是本发明具体实施方式中闪存存储器控制方法的流程图，附图2是本发明具体实施方式中待编程存储单元的编程过程示意图。本具体实施方式中的闪存存储器优选为3DNAND存储器。如图1、2所示，本具体实施方式提供的闪存存储器控制方法，包括如下步骤：[0052]步骤S11，获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数。[0053]其中，所述分组容限是指，编程速度不同的两组存储单元之间在分组编程的过程所能允许的组间混叠程度。具体来说，由于在分组编程过程中每组存储单元的编程速度分布在一个范围内，两组不同的存储单元在分组编程过程中可能存在速度分布范围的重叠，所述分组容限就是对两组存储单元速度分布范围的重叠程度进行了限定。超过所述分组容限，则编程速度不同的两组存储单元之间的混叠程度过大，则可能会出现无法区分编程速度不同的两组存储单元的情况，导致分组失效。本具体实施方式中，所述分组容限的具体数值，本领域技术人员可以根据存储单元的具体类型或存储单元的编程方法等因素来进行设置，本具体实施方式对此不作限定。所述分组容限的具体类型，本具体实施方式不作限定，只要能反映两组编程速度不同的存储单元之间的混叠程度的量均可。[0054]附图3是本发明具体实施方式中获取分组编程次数的流程示意图。为了简化闪存存储器的控制步骤，优选的，所述分组容限为一预设阈值电压，如图3所示，获取分组编程次数的具体步骤包括：[0055]步骤S31，提供多个测试存储单元，所述测试存储单元进行了至少一次编程；[0056]步骤S32,将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组21和第二存储单元组22,所述第一存储单元组21的编程速度大于所述第二存储单元组22的编程速度；[0057]步骤S33,对所述第一存储单元组21和所述第二存储单元组22进行一次分组编程；[0058]步骤S34,判断经一次分组编程后所述第一存储单元组21对应的阈值电压与所述第二存储单元组22对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。[0059]其中，将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组21和第二存储单元22组的具体方式，可以是以一次编程后的编程态验证电压为判断标准，将多个所述测试存储单元中阈值电压大于或等于所述编程态验证电压的测试存储单元归属于所述第一存储单元组21、阈值电压小于所述编程态验证电压的测试存储单元归属于所述第二存储单元组。[0060]更优选的，获取分组编程次数的具体步骤还包括:判断经一次分组编程后所述第一存储单元组21对应的阈值电压与所述第二存储单元组22对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组21和所述第二存储单元组进行下一次分组编程。[0061]在本具体实施方式中，通过对多个所述测试存储单元构建一个循环测试步骤，以设置的所述分组容限为参考标准，通过多次分组编程、阈值电压差判断步骤，来寻找出不同存储单元组之间的混叠程度在所述分组容限内时所能进行的最大分组编程次数，避免分组失效的出现。其中，为了确保最终的编程效果，所述测试存储单元与所述待编程存储单元在器件结构和形成工艺方面相同或者相似度大于预设值。[0062]步骤S12,判断所述待编程存储单元20的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元20根据编程速度的不同进行分组。[0063]步骤S13,根据若干所述待编程存储单元的分组信息进行分组编程。[0064]优选的，所述分组编程包括调整施加于不冋组待编程存储单兀上的字线电压、位线电压、编程电压持续时间中的一种或几种。根据每组存储单元编程速度的不同，调整施加于每组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种，从而控制不同组存储单元的编程速度，避免存储单元的组见混叠。[0065]本具体实施方式通过设置分组容限，寻找避免分组失效所能进行的分组编程次数，获得最佳分组时机，在减少编程误码率的同时，使得编程速度加快，提高了闪存存储器的性能。[0066]优选的，所述闪存存储器控制方法还包括如下步骤：[0067]a对若干所述待编程存储单元20进行共同编程。所述共同编程，是指多个待编程存储单元20在相同的编程条件下进行编程。所述编程条件包括字线电压、位线电压、编程电压持续时间中的一种或几种。其中，所述编程电压持续时间包括施加字线电压的持续时间和或施加位线电压的持续时间。[0068]⑹判断所述待编程存储单元20的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若干所述待编程存储单元进行下一次共同编程。[0069]附图4是本发明具体实施方式中编程过程的流程示意图。为了简化整个控制流程，优选的，如图4所示，判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数的具体步骤包括：[0070]步骤S41，获取所述待编程存储单20达到目标阈值电压所需要的总编程次数。所述总编程次数可以是经过多次测试得到的将待编程存储单元编程到目标阈值电压所需要的平均编程次数，也可以是预先设定的。[0071]步骤S42,判断当前编程次数是否大于或等于所述总编程次数与所述分组编程次数之差，若是，则进行步骤S14,即将若千所述待编程存储单元根据编程速度的不同进行分组。更优选的，若当前编程次数是小于所述总编程次数与所述分组编程次数之差，则进行步骤S12，即对若干所述待编程存储单元20进行下一次共同编程。[0072]举例来说:如图2所示，根据所述分组容限测试得到的所述分组编程次数为M，获取所述待编程存储单元20达到目标阈值电压所需要的总编程次数为A，则对多个所述待编程存储单元20进行分组编程的条件为编程次数N多A-M。在多个所述待编程存储单元20的共同编程次数达到N次之后，对多个所述待编程存储单元20进行分组。例如，以N次编程之后所对应的编程态验证电压为参考标准，将多个所述待编程存储单元20中经过N次编程后对应的阈值电压大于该编程态验证电压的存储单元归属为快速编程单元组、而经过N次编程后对应的阈值电压大于该编程态验证电压的存储单元归属为快速编程单元缓慢编程单元组。然后，分别对所述快速编程单元组与所述缓慢编程单元组进行M次分组编程，使得最终所述快速编程单元组与所述缓慢编程单元组均达到目标阈值电压。此时，所述快速编程单元组与所述缓慢编程单元组之间的阈值电压混叠程度AV小于或等于所述分组容限。[0073]附图5A是本发明具体实施方式的编程速度与传统编程速度的比较示意图，附图5B是本发明具体实施方式的编程误码率与传统编程误码率的比较示意图。在图5A及图5B中，虚线51表示采用本具体实施方式提供的闪存存储器控制方法进行编程的过程中阈值电压分布情况，实线52表示采用传统的分组方法进行编程的过程中阈值电压分布情况。[0074]以擦除态存储单元E编程到P2态为例，在图5A中，在第N+3次编程之后，采用本具体实施方式提供的闪存存储器控制方法编程的存储单元全部通过P2态的验证电压Vp2;而采用传统分组方法编程的存储单元收到编程速度较慢的存储单元的影响，需要再进行更多次的编程循环。可见，本具体实施方式提供的闪存存储器控制方法可以大幅度提高编程速度。[0075]同样以擦除态存储单元E编程到P2态为例，在图5B中，传统的分组方式的阈值分布在多次编程脉冲之后越来越宽，在进行第N+M次编程后，一部分存储单元甚至超过了P3态的编程验证电压Vp3，引起编码错误;而本具体实施方式提供的闪存存储器控制方法编程的存储单元，在进行第N+M次编程后，全部存储单元均通过P2态的验证电压Vp2，且由于本具体实施方式提供的闪存存储器控制方法编程的存储单元达到目标编程态时阈值电压分布较窄，因此，几乎没有存储单元达到P3态，有效改善了编程误码率。[0076]为了解决上述问题，本具体实施方式还提供了一种闪存存储器控制装置，附图6是本发明具体实施方式中闪存存储器控制装置的结构示意图。如图6所示，本具体实施方式提供的闪存存储器控制装置包括获取模块62、控制模块64和分组编程模块63。[0077]所述获取模块62，用于获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；[0078]所述控制模块64,连接所述获取模块62,用于判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；[0079]所述分组编程模块63,连接所述控制模块64,用于根据所述控制模块64对若千所述待编程存储单元的分组信息进行分组编程。[0080]为了便于用户根据需要调整所述分组容限，优选的，所述闪存存储器控制装置还包括设置模块61。所述设置模块61，连接所述获取模块62，用于设置所述分组容限。[0081]优选的，所述分组容限为一预设阈值电压;所述获取模块62包括：[0082]输入单元621，用于输入多个测试存储单元，所述测试存储单元进行了至少一次编程；[0083]分组单元622,连接所述输入单元621，用于将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组和第二存储单元组，所述第一存储单元组的编程速度大于所述第二存储单元组的编程速度；[0084]处理单元623，连接所述分组单元622，用于对所述第一存储单元组和所述第二存储单元组进行一次分组编程；[0085]判断单元624,连接所述处理单元623,用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。[0086]优选的，所述判断单元624还用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组和所述第二存储单元组进行下一次分组编程。[0087]优选的，所述控制模块64还用于判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若千所述待编程存储单元进行下一次共同编程。[0088]优选的，所述控制模块64包括：[0089]获取单元641，用于获取所述待编程存储单元达到目标阈值电压所需要的总编程次数；[0090]分析单元642,连接所述获取单元，用于判断当前编程次数是否大于所述总编程次数与所述分组编程次数之差，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组。[0091]优选的，所述分组编程包括调整施加于不同组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种。[0092]本具体实施方式提供的闪存存储器控制方法及闪存存储器控制装置，通过设置分组容限，根据分组容限确认存储单元进行分组编程的时机，将存储单元的编程混叠控制在分组容限内，在减小编程误码率的同时，也能有效的提高编程速度，确保了闪存存储器的性能。[0093]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

权利要求：1.一种闪存存储器控制方法，其特征在于，包括如下步骤：获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；根据若干所述待编程存储单元的分组信息进行分组编程。2.根据权利要求1所述的闪存存储器控制方法，其特征在于，所述分组容限为一预设阈值电压;获取分组编程次数的具体步骤包括：提供多个测试存储单元，所述测试存储单元进行了至少一次编程；将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组和第二存储单元组，所述第一存储单元组的编程速度大于所述第二存储单元组的编程速度；对所述第一存储单元组和所述第二存储单元组进行一次分组编程；判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。3.根据权利要求2所述的闪存存储器控制方法，其特征在于，获取分组编程次数的具体步骤还包括：判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组和所述第二存储单元组进行下一次分组编程。4.根据权利要求1所述的闪存存储器控制方法，其特征在于，还包括如下步骤：对若干所述待编程的存储单元进行一次共同编程；判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若干所述待编程存储单元进行下一次共同编程。5.根据权利要求1所述的闪存存储器控制方法，其特征在于，判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组的具体步骤包括：获取所述待编程存储单元达到目标阈值电压所需要的总编程次数；判断当前编程次数是否大于或等于所述总编程次数与所述分组编程次数之差，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组。6.根据权利要求1所述的闪存存储器控制方法，其特征在于，所述分组编程包括调整施加于不同组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种。7.—种闪存存储器控制装置，其特征在于，包括：获取模块，用于获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；控制模块，连接所述获取模块，用于判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若千所述待编程存储单元根据编程速度的不同进行分组；分组编程模块，连接所述控制模块，用于根据所述控制模块对若干所述待编程存储单元的分组信息进行分组编程。8.根据权利要求7所述的闪存存储器控制装置，其特征在于，所述分组容限为一预设阈值电压;所述获取模块包括：输入单元，用于输入多个测试存储单元，所述测试存储单元进行了至少一次编程；分组单元，连接所述输入单元，用于将多个所述测试存储单元根据编程速度的不同划分为第一存储单元组和第二存储单元组，所述第一存储单元组的编程速度大于所述第二存储单元组的编程速度；处理单元，连接所述分组单元，用于对所述第一存储单元组和所述第二存储单元组进行一次分组编程；判断单元，连接所述处理单元，用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若是，则以当前分组编程的次数作为所述分组编程次数。9.根据权利要求8所述的闪存存储器控制装置，其特征在于，所述判断单元还用于判断经一次分组编程后所述第一存储单元组对应的阈值电压与所述第二存储单元组对应的阈值电压之差是否大于或等于所述分组容限，若否，则对所述第一存储单元组和所述第二存储单元组进行下一次分组编程。10.根据权利要求7所述的闪存存储器控制装置，其特征在于，所述控制模块还用于对若干所述待编程的存储单元进行一次共同编程后，判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若否，则对若干所述待编程存储单元进行下一次共同编程。11.根据权利要求7所述的闪存存储器控制装置，其特征在于，所述控制模块包括：获取单元，用于获取所述待编程存储单元达到目标阈值电压所需要的总编程次数；分析单元，连接所述获取单元，用于判断当前编程次数是否大于所述总编程次数与所述分组编程次数之差，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组。12.根据权利要求7所述的闪存存储器控制装置，其特征在于，所述分组编程包括调整施加于不同组待编程存储单元上的字线电压、位线电压、编程电压持续时间中的一种或几种。

百度查询： 长江存储科技有限责任公司 闪存存储器控制方法及闪存存储器控制装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD