申请/专利权人：安徽大学

申请日：2020-07-20

公开（公告）日：2020-11-03

公开（公告）号：CN111883192A

主分类号：G11C11/40(20060101)

分类号：G11C11/40(20060101);G11C16/06(20060101)

优先权：

专利状态码：有效-授权

法律状态：2023.02.03#授权;2020.11.20#实质审查的生效;2020.11.03#公开

摘要：本发明公开了一种基于9TSRAM单元在内存实现汉明距离计算的电路及9TSRAM单元，先将目标二进制数据存储到N行N列内存单元中，再将与之比较的N位二进制数据输入到字线信号WL或位线BL、BLB中，通过脉冲调制信号实现外部数据与存储器内的多列或多行数据的汉明距离计算。由于在该计算过程中所有的存储单元可以同时参与计算，因此有着很高的计算效率，同时可以减少在数据传输过程消耗的能量，并且可以提高计算时数据的吞吐率，不需要将数据读出SRAM从而能大大降低功耗。

主权项：1.一种基于9TSRAM单元在内存中实现汉明距离计算的电路，其特征在于，包括：以9TSRAM单元为基本单元设置的n行n列内存单元；所述9TSRAM单元包括：两个交叉耦合的反相器、四个数据传输管以及一个控制管；四个数据传输管设置于交叉耦合的反相器左右两侧，每一侧设置上下两个；左侧的上下两个数据传输管的一端与反相器中的左侧存储节点连接，另一端接位线BL；右侧的上下两个数据传输管的一端与反相器中的右侧存储节点连接，另一端接位线BLB；左右两侧上方的两个数据传输管均连接字线WL，左右两侧下方的两个数据传输管连接控制管，控制管连接控制线RD与位线SL；n行n列内存单元中，同一行9TSRAM单元的左右两侧上方的数据传输管均连接同一个字线WL以及控制线，控制管连接同一个位线SL；同一列9TSRAM单元的左侧两个数据传输管连接同一位线BL，右侧两个数据传输管连接同一位线BLB，控制管连接同一个控制线RD；行列数据的汉明距离计算时，将目标二进制数据存储到n行n列内存单元中，再将与之比较需要计算的n位二进制数据输入至位线BL与位线BLB、或者字线WL，通过控制线RD与位线SL实现汉明距离计算。

全文数据：

权利要求：

百度查询： 安徽大学 基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD