申请/专利权人：安徽大学

申请日：2020-07-24

公开（公告）日：2020-11-06

公开（公告）号：CN111899775A

主分类号：G11C11/413(20060101)

分类号：G11C11/413(20060101);G11C11/419(20060101)

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2024.04.16#发明专利申请公布后的驳回;2020.11.24#实质审查的生效;2020.11.06#公开

摘要：本发明公开了一种可实现多种逻辑功能和BCAM运算的SRAM存储单元电路，包括两个低阈值NMOSFET晶体管NMOS_LVT，记为M3，M4；两个高阈值PMOSFET晶体管PMOS_HVT，记为M1，M2；上拉电源Vdd_Boost与两个晶体管M1,M2的源极电连接，且电源电压高于位线电压；晶体管M1的源极与晶体管M2的源极电连接；晶体管M1的漏极与晶体管M2的栅极、晶体管M3的漏极电连接；晶体管M2的漏极与晶体管M1的栅极、晶体管M4的漏极电连接。该存储单元电路不仅扩展了4T存储结构的逻辑功能，而且减小了存储器的存储面积及功耗。

主权项：1.一种可实现多种逻辑功能和BCAM运算的SRAM存储单元电路，其特征在于，所述电路包括两个低阈值NMOSFET晶体管NMOS_LVT和两个高阈值PMOSFET晶体管PMOS_HVT，两个PMOS_HVT晶体管依次记为M1，M2，两个NMOS_LVT晶体管分别记为M3，M4，其中：上拉电源Vdd_Boost与两个PMOS_HVT晶体管M1,M2的源极电连接，且电源电压高于位线电压；所述PMOS_HVT晶体管M1的源极与PMOS_HVT晶体管M2的源极电连接；所述PMOS_HVT晶体管M1的漏极与PMOS_HVT晶体管M2的栅极、NMOS_LVT晶体管M3的漏极电连接；所述PMOS_HVT晶体管M2的漏极与PMOS_HVT晶体管M1的栅极、NMOS_LVT晶体管M4的漏极电连接；字线WL与NMOS_LVT晶体管M3的栅极电连接；位线BL与NMOS_LVT晶体管M3的源极电连接；字线WR与NMOS_LVT晶体管M4的栅极电连接；位线BLB与NMOS_LVT晶体管M4的源极电连接。

全文数据：

权利要求：

百度查询： 安徽大学 一种可实现多种逻辑功能和BCAM运算的SRAM存储单元电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD