申请/专利权人：湖南国科微电子股份有限公司

申请日：2017-06-30

公开（公告）日：2020-11-17

公开（公告）号：CN107370485B

主分类号：H03K19/0185(20060101)

分类号：H03K19/0185(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.17#授权;2017.12.15#实质审查的生效;2017.11.21#公开

摘要：本发明提供了一种负压电平转换电路，包括第一负电压转换单元、第二负电压转换单元、第一信号输入端、第二信号输入端、第一信号一级输出端、第二信号一级输出端、第一信号二级输出端及第二信号二级输出端；所述第一负电压转换单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号一级输出端和所述第二信号一级输出端实现信号输出；所述第二负电压转换单元通过所述第一信号一级输出端和所述第二信号一级输出端实现信号输入，并由所述第一信号二级输出端及所述第二信号二级输出端实现信号输出。与相关技术相比，本发明的负压电平转换电路结构简单、功耗低、电路转换速度快且成本低。

主权项：1.一种负压电平转换电路，其特征在于：包括第一负电压转换单元、第二负电压转换单元、第一信号输入端、第二信号输入端、第一信号一级输出端、第二信号一级输出端、第一信号二级输出端及第二信号二级输出端；所述第一负电压转换单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号一级输出端和所述第二信号一级输出端实现信号输出；所述第二负电压转换单元通过所述第一信号一级输出端和所述第二信号一级输出端实现信号输入，并由所述第一信号二级输出端及所述第二信号二级输出端实现信号输出，所述第一负电压转换单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管；所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极连接至所述第三晶体管的源极，所述第一晶体管的漏极连接至电源电压；所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接至所述第四晶体管的源极，所述第二晶体管的漏极连接至电源电压；所述第三晶体管的栅极连接至所述第一信号输入端，所述第三晶体管的漏极连接至所述第二信号一级输出端；所述第四晶体管的栅极连接至所述第二信号输入端，所述第四晶体管的漏极连接至所述第一信号一级输出端；所述第五晶体管的栅极连接至所述第二晶体管的源极，所述第五晶体管的源极连接至所述第二信号一级输出端，所述第五晶体管的漏极连接至所述第六晶体管的漏极；所述第六晶体管的栅极连接至所述第一晶体管的源极，所述第六晶体管的源极连接至所述第一信号一级输出端。

全文数据：负压电平转换电路【技术领域】[0001]本发明涉及一种电子电路领域，尤其涉及一种负压电平转换电路。【背景技术】[0002]在集成电路的应用中，为了适应各种应用场景的需求，往往需要用到不同的电平，例如IXD驱动电路需要工作在不同的正负电平，但集成电路的输入通常都是单一的，因此需要电平转换电路以满足不同需要，特别是需要负压电平转换电路。[0003]相关技术中，所述负压电平转换电路为一种单端电路结构，由于其输出电压跨度大，为了防止器件被击穿，必须使用高压管或者其他辅助电路，但该结构会增加电路的复杂度，使得电路面积大，增加成本;而且该电路转换速度低，功耗较高。[0004]因此，有必要提供一种新的负压电平转换电路以解决上述问题。【发明内容】[0005]本发明的目的在于提供一种负压电平转换电路，该电路结构简单、功耗低、电路转换速度快且成本低。[0006]为了达到上述目的，本发明提供了一种负压电平转换电路，包括第一负电压转换单元、第二负电压转换单元、第一信号输入端、第二信号输入端、第一信号一级输出端、第二信号一级输出端、第一信号二级输出端及第二信号二级输出端;所述第一负电压转换单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号一级输出端和所述第二信号一级输出端实现信号输出;所述第二负电压转换单元通过所述第一信号一级输出端和所述第二信号一级输出端实现信号输入，并由所述第一信号二级输出端及所述第二信号二级输出端实现信号输出。[0007]优选的，所述第一负电压转换单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管;所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极连接至所述第三晶体管的源极，所述第一晶体管的漏极连接至电源电压;所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接^所述第四晶体管的源极，所述第二晶体管的漏极连接至电源电压;所述第三晶体管的栅极连接至所述第一信号输入端，所述第三晶体管的漏极连接至所述第二信号一级输出端;所3第四晶体管的栅极连接至所述第二信号输入端，所述第四晶体管的漏极连接至所述第一f目号一级输出端;所述第五晶体管的栅极连接至所述第二晶体管的源极，所述第五晶体管的源极连接至所述第二信号一级输出端，所述第五晶体管的漏极连接至所述第六晶体管的漏极;所述第六晶体管的栅极连接至所述第一晶体管的源极，所述第六晶体管的源极连至所述第一信号一级输出端。[0008]优选的，所述第二负电压转换单元包括第七晶体管、第八晶体管、第九晶体管及第十晶体管;所述第巧体管的栅极连接至臓第二信号—级输出端，所述第七晶体管的源极连接至所述第一伝号二级输出端，所述第七晶体管的漏极连接至接地源;所述第八晶体目=棚连接全所述第一彳目号一级输出端，所述第八晶体管的源极连接至所述第二信号二出端，所述第八晶体管的漏极连接至接地源;所述第九晶体管的栅极连接至所述第二，号二级输出端，所述第九晶体管的源极连接至所述第一信号二级输出端，所述第九晶体管的漏极连接至所述第十晶体管的漏极;所述第十晶体管的栅极连接至所述第一信号二级输出端，所述第十晶体管的源极连接至所述第二信号二级输出端。[0009]优选的，所述第一信号输入端与所述第二信号输入端的输入信号呈逻辑相反。[0010]优选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管及所述第十晶体管均为价的狐^晶体管。[^11]、与相关技术相比，本发明的负压电平转换电路形成双端输入双端输出结构，通过采用中间电平和合适的第一级输出位置来实现负压电平转换，无需使用高压管和其他辅助电路即解决器件耐压的问题，电路结构简单，使得电路面积小；而且该电路实现转换速度快，功耗低。【附图说明】[0012]图1为本发明负压电平转换电路的结构框图；[0013]图2为本发明负压电平转换电路的电路结构图。【具体实施方式】[0014]下面结合附图和实施方式对本发明作进一步说明。[0015]请参阅图1，为本发明负压电平转换电路的结构框图。本发明提供一种负压电平转换电路100,包括第一负电压转换单元10、第二负电压转换单元20、第一信号输入端Vinn、第二信号输入端Vinp、第一信号一级输出端Voutnl、第二信号一级输出端Voutpl、第一信号二级输出端Voutn及第二信号二级输出端Voutp。[0016]所述第一信号输入端Vinn和所述第二信号输入端Vinp作为所述第一负电压转换单元10的信号输入端，实现双信号输入。[0017]本实施方式中，所述第一信号输入端Vinn与所述第二信号输入端Vinp的输入信号呈逻辑相反。[0018]所述第一彳目号一级输出端Voutnl和所述第二信号一级输出端Voutpl作为所述第~负电压转换单兀10的彳目号输出纟而，实现双彳§号输出，即一级输出；同时，所述第一信号一级输出端Voutnl和所述第二信号一级输出端Voutpl还作为所述第二负电压转换单元20的信号输入端，实现双信号输入。[0019]所述第一信号二级输出端Voutn及所述第二信号二级输出端Vou1:p作为所述第二负电压转换单元20的信号输出端，实现双信号输出，即二级输出。[0020]上述结构使得所述负压电平转换电路1〇〇形成双端输入双端输出的电路结构。通过采用中间电平和合适的所述第一信号一级输出端Voutnl和所述第二信号一级输出端Voutpl的一级输出位置来实现负电平转换，实现了不需要使用高压管和其他辅助电路就能解决器件耐压避免击穿的问题。[0021]请结合参阅图2,为本发明负压电平转换电路的电路结构图。具体的，所述第一负电压转换单元1〇包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5及第六晶体管M6。[0022]所述第一晶体管Ml的栅极连接至所述第一信号输入端Vinn，所述第一晶体管Ml的源极连接至所述第三晶体管M3的源极，所述第一晶体管Ml的漏极连接至电源电压VDD。t〇〇23]所述第二晶体管M2的栅极连接至所述第二信号输入端Vinp，所述第二晶体管M2的源极连接至所述第四晶体管M4的源极，所述第二晶体管M2的漏极连接至电源电压VDD。[0024]所述第三晶体管M3的栅极连接至所述第一信号输入端Vinn，所述第三晶体管M3的漏极连接至所述第二信号一级输出端Voutpl。[0025]所述第四晶体管M4的栅极连接至所述第二信号输入端Vinp，所述第四晶体管M4的漏极连接至所述第一信号一级输出端Voutnl。[0026]所述第五晶体管M5的栅极连接至所述第二晶体管M2的源极，所述第五晶体管M5的源极连接至所述第二信号一级输出端Voutpl，所述第五晶体管M5的漏极连接至所述第六晶体管M6的漏极。[0027]所述第六晶体管M6的栅极连接至所述第一晶体管Ml的源极，所述第六晶体管M6的源极连接至所述第一信号一级输出端Voutnl。[0028]通过上述电路结构，使所述第一负电压转换单元10、所述第一信号输入端Vinn、第二信号输入端Vinp、第一信号一级输出端Voutnl及所述第二信号一级输出端Voutpl共同形成第一输入引脚负电压VNEG1。[0029]所述第二负电压转换单元20包括第七晶体管M7、第八晶体管M8、第九晶体管M9及第十晶体管M10。[0030]所述第七晶体管M7的栅极连接至所述第二信号一级输出端Voutpl，所述第七晶体管M7的源极连接至所述第一信号二级输出端Voutn，所述第七晶体管M7的漏极连接至接地源VSS。[0031]所述第八晶体管M8的栅极连接至所述第一信号一级输出端Voutnl，所述第八晶体管M8的源极连接至所述第二信号二级输出端Voutp，所述第八晶体管的漏极连接至接地源VSS〇[OO32]所述第九晶体管M9的栅极连接至所述第二信号二级输出端Voutp，所述第九晶体管的源极连接至所述第一信号二级输出端Voutn，所述第九晶体管M9的漏极连接至所述第十晶体管M10的漏极。[0033]所述第十晶体管M10的栅极连接至所述第一信号二级输出端Voutn，所述第十晶体管M10的源极连接至所述第二信号二级输出端Voutp。[0034]通过上述电路结构，使得所述第二负电压转换单元20、所述第一信号一级输出端Voutnl、所述第二信号一级输出端Voutpl、所述第一信号二级输出端Voutn及所述第二信号二级输出端Voutp共同形成第二输入引脚负电压VNEG2。[0035]本实施方式中，具体的，所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9及所述第十晶体管M10均为6V的M0S晶体管。[0036]本发明的负压电平转换电路100将以1.2V转换为-6V负压电平为例进行说明：[0037]本发明的负压电平转换电路10为双端输入双端输出结构，通过采用中间电平和合适的第一级输出位置来实现负压电平转换。[0038]由所述第一信号输入端Vinn和所述第二信号输入端Vinp输入一参考相反的输入信号，所述电源电压VDD为1•2V，所述接地源VSS为0，所述负压电平转换电路100中的所述晶体管均为6V的MOS管，所述第一输入引脚负电压VNEG1为_3V，所述第二输入引脚负电压VNEG2为-6V。[0039]当所述第二信号输入端Vinn的输入信号为1.2V，所述第一信号输入端Vinp的输入信号为0时，所述负压电平转换电路100采用一级输出，即通过所述第一信号一级输出端Voutnl和所述第二信号一级输出端Voutpl实现一级输出，而不采用输出节点1和2的电压。[0040]当一级输出米用所述第一信号一级输出端Voutnl和所述第二信号一级输出端Voutpl时，所述第一信号一级输出端Voutnl和所述第二信号一级输出端Voutpl人输出电压为0〜Vthn或-別，则输入到所述第二负电压转换单元20的晶体管时，即使不使用高压管也不会存在耐压冲击穿问题，从而减小了电路的面积，节约了生产成本。[0041]而且因所述第三晶体管M3和所述第四晶体管M4作为开关的存在降低了所述第五晶体管M5和所述第六晶体管M6翻转所需要的导通电流，从而使所述第五晶体管M5和所述第六晶体管M6更容易翻转，实现所述负压电平转换电路1〇〇转换速度快，功耗低的目的。[0042]本实施方式中，不采用输出节点1和2的电压，因为此时所述一级输出的所述第一信号一级输出端VVoutnl和所述第二信号一级输出端VVoutpl的电压分别为1.2V或-3V，如果所述第一信号一级输出端VVoutnl的电压1.2V连接至所述第八晶体管M8,则所述第二信号一级输出端VVoutpl的电压-3V输出连接至所述第七晶体管M7,此时所述第一信号二级输出端Voutn的输出电压为0，所述第二信号二级输出端Voutp的输出电压为-6V。则，此时的所述第八晶体管M8的栅漏极的电压差为7.2V，而所述晶体管M8为6V的M0S管，此时会存在将所述第二晶体管M8击穿的风险。[0043]与相关技术相比，本发明的负压电平转换电路形成双端输入双端输出结构，通过采用中间电平和合适的第一级输出位置来实现负压电平转换，无需使用高压管和其他辅助电路即解决器件耐压的问题，电路结构简单，使得电路面积小；而且该电路实现转换速度快，功耗低。[0044]以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

权利要求：1.一种负压电平转换电路，其特征在于:包括第一负电压转换单元、第二负电压转换单元、第一信号输入端、第二信号输入端、第一信号一级输出端、第二信号一级输出端、第一信号二级输出端及第二信号二级输出端;所述第一负电压转换单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号一级输出端和所述第二信号一级输出端实现信号输出;所述第二负电压转换单元通过所述第一信号一级输出端和所述第二信号一级输出端实现信号输入，并由所述第一信号二级输出端及所述第二信号二级输出端实现信号输出。2.根据权利要求1所述的负压电平转换电路，其特征在于:所述第一负电压转换单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管；所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极连接至所述第三晶体管的源极，所述第一晶体管的漏极连接至电源电压；所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接至所述第四晶体管的源极，所述第二晶体管的漏极连接至电源电压；所述第三晶体管的栅极连接至所述第一信号输入端，所述第三晶体管的漏极连接至所述第二信号一级输出端；所述第四晶体管的栅极连接至所述第二信号输入端，所述第四晶体管的漏极连接至所述第一信号一级输出端；所述第五晶体管的栅极连接至所述第二晶体管的源极，所述第五晶体管的源极连接至所述第二信号一级输出端，所述第五晶体管的漏极连接至所述第六晶体管的漏极；所述第六晶体管的栅极连接至所述第一晶体管的源极，所述第六晶体管的源极连接至所述第一信号一级输出端。3.根据权利要求2所述的负压电平转换电路，其特征在于:所述第二负电压转换单元包括第七晶体管、第八晶体管、第九晶体管及第十晶体管；所述第七晶体管的栅极连接至所述第二信号一级输出端，所述第七晶体管的源极连接至所述第一信号二级输出端，所述第七晶体管的漏极连接至接地源；”所述第八晶体管的栅极连接至所述第一信号一级输出端，所述第八晶体管的源极连接至所述第二信号二级输出端，所述第八晶体管的漏极连接至接地源；”所述第九晶体管的栅极连接至所述第二信号二级输出端，所述第九晶体管的源极连接至所述第一信号二级输出端，所述第九晶体管的漏极连接至所述第十晶体管的漏极所述第十晶体管的栅极连接至所述第一信号二级输出端，所述第十晶体管的源极连接至所述第二信号二级输出端。4.根据权利要求3所述的负压电平转换电路，其特征在于:所述第一信号输与所述第二信号输入端的输入信号呈逻辑相反。而与户T5.根据权利要求4所述的负压电平转换电路，其特征在于:所述第一晶体管第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体'^体管及所述第十晶体管均为6V的MOS晶体管。'

百度查询： 湖南国科微电子股份有限公司 负压电平转换电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD