申请/专利权人：湖南国科微电子股份有限公司

申请日：2017-06-30

公开（公告）日：2020-11-17

公开（公告）号：CN107342763B

主分类号：H03K19/0185(20060101)

分类号：H03K19/0185(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.17#授权;2017.12.05#实质审查的生效;2017.11.10#公开

摘要：本发明提供了一种电平转换电路，所述电平转换电路包括：MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、MOS管M11以及MOS管M12。与相关技术相比，本发明提供的电平转换电路具有如下有益效果：解决了负压电平转换过程中的耐压问题；电路转换速度快，功耗低；电路结构简单，面积小，成本低，易于实现与集成。

主权项：1.一种电平转换电路，其特征在于，所述电平转换电路包括：MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管M9、MOS管M10、MOS管M11以及MOS管M12；其中所述MOS管M1的源极与所述MOS管M2的源极连接并连接电源VDD，栅极与输入端vinn连接，漏极与所述MOS管M3的漏极连接；所述MOS管M2的源极连接电源VDD，栅极与输入端vinp连接，漏极与所述MOS管M4的漏极连接；所述MOS管M3的源极与所述MOS管M4的源极连接并连接负电平VNEG1，栅极与所述MOS管M5的栅极连接；所述MOS管M4的栅极与所述MOS管M3的漏极连接，源极还与所述MOS管M7的源极连接；所述MOS管M5的源极与所述MOS管M6的源极连接并连接电源VSS，漏极与所述MOS管M7的漏极连接；所述MOS管M6的源极还与所述MOS管M9的源极连接并连接电源VSS，栅极与所述MOS管M3的漏极连接，漏极与所述MOS管M8的漏极连接；所述MOS管M7源极还与所述MOS管M8的源极连接并连接负电平VNEG1，栅极与所述MOS管M8的漏极连接；所述MOS管M8的栅极与所述MOS管M7的漏极连接；所述MOS管M9的源极还与所述MOS管M10的源极连接并连接电源VSS，栅极与所述MOS管M7的漏极连接，漏极与所述MOS管M11的漏极连接；所述MOS管M10的源极连接电源VSS，栅极与所述MOS管M8的漏极连接，漏极与所述MOS管M12的漏极连接；所述MOS管M11的源极与所述MOS管M12的源极连接并连接负电平VNEG2，栅极与所述MOS管M12的漏极连接；所述MOS管M12的栅极与所述MOS管M11的漏极连接。

全文数据：电平转换电路技术领域[0001]本发明涉及电平转换技术领域，具体涉及一种电平转换电路。背景技术[0002]现有的电平转换电路，如专利US6483366B2中描述的一种单端的负压电平转换电路结构，由于输出电压跨度大，为了防止器件被击穿，必须使用高压管或者其他辅助电路，这样使得电路面积大，增加成本;而且该电路转换速度低，功耗较高。’[0003]再如专利CN104242909A记载的一种电平转换电路，为了实现正电压到负电压的转换，该电平转换电路需要通过N阱转换结构的辅助电路来解决器件的耐压问题，增加了电路的复杂度和电路的面积。[0004]因此，有必要提供一种新的电平转换电路来解决上述问题。发明内容[0005]本发明需要解决的技术问题是提供一种电平转换电路，其电路结构简单、功耗低、电路转换速度快、电路面积小且节约成本。[0006]本发明提供了一种电平转换电路，所述电平转换电路包括：[0007]M0S管Ml、M0S管M2、M0S管M3、M0S管M4、M0S管M5、M0S管M6、M0S管M7、M0S管M8、M0S管M9、M0S管Ml0、M0S管Ml1以及M0S管Ml2;其中[0008]所述M0S管Ml的源极与所述M0S管M2的源极连接并连接电源VDD，栅极与输入端vinn连接，漏极与所述M0S管M3的漏极连接；[0009]所述M0S管M2的源极连接电源VDD，栅极与输入端vinp连接，漏极与所述M0S管M4的漏极连接；[0010]所述M0S管M3的源极与所述M0S管M4的源极连接，栅极与所述M0S管M5的栅极连接；[0011]所述M0S管M4的栅极与所述M0S管M3的漏极连接，源极还与所述M0S管M7的源极连接；[0012]所述M0S管M5的源极与所述M0S管M6的源极连接并连接电源VSS，漏极与所述M0S管M7的漏极连接；[0013]所述M0S管M6的源极还与所述狐S管M9的源极连接并连接电源VSS，栅极与所述M0S管M3的漏极连接，漏极与所述M0S管M8的漏极连接；[0014]所述M0S管M7源极还与所述M0S管M8的源极连接，栅极与所述M0S管M8的漏极连接；[0015]所述M0S管M8的栅极与所述M0S管M7的漏极连接；[0016]所述M0S管M9的源极还与所述M〇S管M10的源极连接并连接电源VSS，栅极与所述M0S管M7的漏极连接，漏极与所述M0S管Mil的漏极连接；、'、、、[0017]所述M0S管Ml0的源极连接电源vss，栅极与所述觀5管船的漏极连接，漏极与所述M0S管Ml2的漏极连接；[0018]所述m〇s管Mil的源极与所述管Ml2的源极连接，概极与所述M0S管Ml2的漏极连接；[0019]所述MOS管M12的栅极与所述MOS管Mil的漏极连接。[0020]斤优选的，所述M〇S管Ml、所述MOS管M2、所述MOS管M5、所述MOS管M6、所述MOS管M9、所述MOS管M10均为PMOS管，所述MOS管M3、所述MOS管M4、所述MOS管M7、所述MOS管M8、所述MOS管Mil以及所述MOS管組2均为圈05管。[0021]与相关技术相比，本发明提供的电平转换电路具有如下有益效果：[0022]1、解决了负压电平转换过程中的耐压问题；[0023]2、电路转换速度快，功耗低；[0024]3、电路结构简单，面积小，成本低，易于实现与集成。附图说明[0025]图1为本发明电平转换电路的电路图。具体实施方式[0026]下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。[0027]请参阅图1，为本发明电平转换电路的电路图。本发明提供了一种电平转换电路，所述电平转换电路包括：[0028]M0S管M1、M0S管M2、M0S管M3、M0S管M4、MOS管M5、MOS管M6、M0S管M7、MOS管M8、M0S管M9、M0S管M10、M0S管M11以及MOS管Ml2。其中，所述MOS管Ml、所述MOS管M2、所述MOS管M5、所述M0S管M6、所述MOS管M9、所述MOS管M10均为PMOS管，所述MOS管M3、所述MOS管M4、所述MOS管M7、所述MOS管M8、所述MOS管Ml1以及所述MOS管羾2均为丽^管。[0029]所述M0S管Ml的源极与所述MOS管M2的源极连接并连接电源VDD，栅极与输入端vinn连接，漏极与所述MOS管M3的漏极连接。[0030]所述M0S管M2的源极连接电源VDD，栅极与输入端Vinp连接，漏极与所述MOS管M4的漏极连接。[0031]所述M0S管M3的源极与所述M0S管M4的源极连接，栅极与所述M0S管M5的栅极连接。[0032]所述M0S管M4的栅极与所述M0S管M3的漏极连接，源极还与所述M0S管M7的源极连接。[0033]所述M0S管M5的源极与所述M0S管M6的源极连接并连接电源VSS，漏极与所述M0S管M7的漏极连接。[0034]所述M0S管M6的源极还与所述M〇S管M9的源极连接并连接电源VSS，栅极与所述M0S管M3的漏极连接，漏极与所述M0S管M8的漏极连接。[0035]所述M0S管M7源极还与所述M0S管M8的源极连接，栅极与所述M0S管M8的漏极连接。[0036]所述M0S管M8的栅极与所述M0S管M7的漏极连接。[0037]所述M0S管M9的源极还与所述肋3管町0的源极连接并连接电源VSS，栅极与所述M0S管M7的漏极连接，漏极与所述M0S管Ml1的漏极连接。[0038]所述MOS管M10的源极连接电源VSS，栅极与所述MOS管M8的漏极连接，漏极与所述M0S管M12的漏极连接。[0039]所述M0S管Mil的源极与所述M0S管M12的源极连接，栅极与所述M0S管M12的漏极连接。[0040]所述M0S管M12的栅极与所述M0S管Mil的漏极连接。[0041]为了对本发明提供的所述电平转换电路进行详细说明，现以该电平转换电路进行1•2v转_6V为例。所述输入端vinn和vinp输入的是一对相反的输入信号，电源VDD为1.2V，电源VSS为0V。所述电平转换电路中采用的M0S管均为6V的M0S管，VNEG1为-3V，VNEG2为-6V。[0042]当输入信号vinp为1•2V，vinn为0V时，电路的第一级输出采用的是voutnl和voutpl，此时voutnl为-3V，voutpl为1.2V，此时电路中的器件需要承受的耐压值的最大值为4_2V;当voutnl和voutpl输入到第二级电路，第二级电路的输出voutn2和voutp2,此时voutn2为_3V，voutp2为0V，此时器件需要承受的耐压值的最大值为4.2V;当voutn2和voutp2输入到第二级电路，第三级电路的输出voutn和voutp，此时voutn为-6V，voutp为0V，此时电路中的器件需要承受的耐压值的最大值为6V。因此在正电压转负电压的电平转换过程中不会存在耐压问题。[0043]传统的二级结构的电平转换电路输入到第二级的电平为i.2V和-3V时，且输出为-6V时，电路中器件需要承受的最大耐压值为7.2V，存在击穿风险。而本发明提供的所述电平转换电路采用三级结构，电路转换的电压跨度减小，从而使得电路翻转所需的导通电流减小，电路更容易翻转，因此加快了电路的翻转速度，降低了电路的功耗。[0044]与相关技术相比，本发明提供的电平转换电路具有如下有益效果：[0045]1、解决了负压电平转换过程中的耐压问题；[0046]2、电路转换速度快，功耗低；[0047]3、电路结构简单，面积小，成本低，易于实现与集成。[0048]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。'

权利要求：1.一种电平转换电路，其特征在于，所述电平转换电路包括：MOS管Ml、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管M7、MOS管M8、MOS管顧、MOS管M10、MOS管Mil以及MOS管M12;其中所述MOS管Ml的源极与所述MOS管M2的源极连接并连接电源VDD，栅极与输入端vinn连接，漏极与所述MOS管M3的漏极连接；所述MOS管M2的源极连接电源VDD，栅极与输入端vinp连接，漏极与所述MOS管M4的漏极连接；所述MOS管M3的源极与所述MOS管M4的源极连接，栅极与所述MOS管M5的栅极连接；所述MOS管M4的栅极与所述MOS管M3的漏极连接，源极还与所述MOS管M7的源极连接；所述MOS管M5的源极与所述MOS管M6的源极连接并连接电源VSS，漏极与所述MOS管M7的漏极连接；所述MOS管M6的源极还与所述MOS管M9的源极连接并连接电源VSS，栅极与所述MOS管M3的漏极连接，漏极与所述MOS管M8的漏极连接；所述MOS管M7源极还与所述MOS管M8的源极连接，栅极与所述MOS管M8的漏极连接；所述MOS管M8的栅极与所述MOS管M7的漏极连接；所述MOS管M9的源极还与所述MOS管M10的源极连接并连接电源VSS，栅极与所述MOS管M7的漏极连接，漏极与所述MOS管Mil的漏极连接；所述MOS管M10的源极连接电源VSS，栅极与所述MOS管M8的漏极连接，漏极与所述MOS管M12的漏极连接；所述MOS管Mil的源极与所述MOS管M12的源极连接，栅极与所述MOS管M12的漏极连接；所述MOS管M12的栅极与所述MOS管Mil的漏极连接。2.根据权利要求1所述的电平转换电路，其特征在于，所述MOS管M1、所述MOS管M2、所述MOS管M5、所述MOS管M6、所述MOS管M9、所述MOS管M10均为PMOS管，所述MOS管M3、所述MOS管M4、所述MOS管M7、所述MOS管M8、所述MOS管Ml1以及所述MOS管Ml2均为NMOS管。

百度查询： 湖南国科微电子股份有限公司 电平转换电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD