申请/专利权人：南京大学

申请日：2020-07-20

公开（公告）日：2020-11-20

公开（公告）号：CN111969983A

主分类号：H03K5/22(20060101)

分类号：H03K5/22(20060101)

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2022.12.02#发明专利申请公布后的驳回;2020.12.08#实质审查的生效;2020.11.20#公开

摘要：本发明公开了一种电流减法电路。该电路包括9个晶体管，其中，晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连。本发明具有面积小，功耗低，成本低，集成度高等优点，能够很好地抑制微纳米工艺下晶体管的沟道长度调制效应，从而提高电流减法电路的线性度和精确度。

主权项：1.一种电流减法电路，其特征在于，该电流减法电路包括9个晶体管，其中，晶体管M1、M2、M3、M4和晶体管M5、M6、M7、M8分别构成共源共栅电流镜，晶体管M1、M2、M3、M4为NMOS管，晶体管M5、M6、M7、M8为PMOS管；晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连；晶体管M2、晶体管M6、晶体管M9的漏端分别与输出信号Vp相连。

全文数据：

权利要求：

百度查询： 南京大学 一种电流减法电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD