申请/专利权人:深圳三地一芯电子有限责任公司
申请日:2020-08-24
公开(公告)日:2020-11-20
公开(公告)号:CN111966300A
主分类号:G06F3/06(20060101)
分类号:G06F3/06(20060101)
优先权:
专利状态码:有效-授权
法律状态:2021.06.25#授权;2020.12.08#实质审查的生效;2020.11.20#公开
摘要:本发明公开了一种节省主控SRAM的存储器数据写入方法及装置,该方法包括:接收待写入的数据,对接收数据的数据长度进行监测;判断数据长度是否小于等于第一阈值;若接收数据的数据长度小于等于第一阈值,则将接收数据写入存储单元;若接收数据的数据长度大于第一阈值,则将数据长度为第一阈值的接收数据存储到缓存,将大于第一阈值的数据长度的接收数据部分存储至主控SRAM中,检测到数据传输结束后,将缓存中的数据写入存储单元,再将主控SRAM中的数据写入存储单元。本发明实施例将NANDFlash的cache当作主控的数据缓存区域,减少主控需要SRAM的同时不影响写入数据的速度。
主权项:1.一种节省主控SRAM的存储器数据写入方法,其特征在于,所述方法包括:接收待写入的数据,对接收数据的数据长度进行监测;判断数据长度是否小于等于第一阈值;若接收数据的数据长度小于等于第一阈值,则将接收数据写入存储单元;若接收数据的数据长度大于第一阈值,则将数据长度为第一阈值的接收数据存储到缓存,将大于第一阈值的数据长度的接收数据部分存储至主控SRAM中,检测到数据传输结束后,将缓存中的数据写入存储单元,再将主控SRAM中的数据写入存储单元。
全文数据:
权利要求:
百度查询: 深圳三地一芯电子有限责任公司 一种节省主控SRAM的存储器数据写入方法及装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。