申请/专利权人：格罗方德半导体公司

申请日：2016-12-09

公开（公告）日：2020-11-20

公开（公告）号：CN107026127B

主分类号：H01L21/84(20060101)

分类号：H01L21/84(20060101);H01L21/336(20060101);H01L29/78(20060101)

优先权：["20151209 US 14/963,397"]

专利状态码：有效-授权

法律状态：2020.11.20#授权;2017.09.01#实质审查的生效;2017.08.08#公开

摘要：本发明涉及FDSOI技术的外延分面高度一致性改进。本发明提供了一种通过使用多个间隙壁来控制抬升式源漏外延结构的分面高度的方法，以及由此形成的装置。实施例包括：在SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源漏结构，各该分面源漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

主权项：1.一种制造半导体装置的方法，该方法包括：在绝缘体上硅层上设置栅极结构；在邻近该栅极结构的该绝缘体上硅层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该绝缘体上硅层上形成一对分面抬升式源漏结构，各该分面抬升式源漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。

全文数据：FDSOI技术的外延分面高度一致性改进技术领域[0001]本发明涉及通过前端工艺front-end-of-line;FE0L流程制造半导体装置，尤其适用于全耗尽绝缘体上娃fullydepletedsilicon-on-insulator;FDSOI技术。背景技术[0002]FDS0I技术依赖过填充外延epi层来向源漏极供应掺杂物，其导致栅极与抬升式源漏极之间）极高的寄生电容。针对rosoi技术，较佳采用分面外延来降低此寄生电容Ceff，但它难以控制。分面外延也可能遭受不良的晶圆至晶圆wafer-t0-wafer及批次至批次lot-to-lot变化性。例如，分面高度、Ceff、将要扩散至沟道的可用掺杂物、以及硅化物邻近性都是可变化的。[0003]因此，需要能够控制分面抬升式源漏外延形成的方法，以及由此形成的装置。发明内容[0004]本发明的一个态样是一种通过使用多个间隙壁来控制抬升式源漏外延结构的分面高度的工序。[0005]本发明的另一个态样是一种包括抬升式源漏外延结构的受控分面的装置。[0006]本发明的额外态样以及其它特征将在下面的说明中阐述，且本领域的普通技术人员在检查下文以后将在某种程度上清楚该些额外态样以及其它特征，或者该些额外态样以及其它特征可自本发明的实施中获知。本发明的优点可如所附权利要求书中所特别指出的那样来实现和获得。[0007]依据本发明，某些技术效果可通过一种方法在某种程度上实现。该方法包括:在绝缘体上硅SiliC〇n-on-insUlat〇r;SOI层上设置栅极结构;在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁;在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁；以及在该SOI上形成一对分面抬升式源漏结构，各该分面源漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。[0008]本发明的态样包括形成该第一对间隙壁至比该第二对间隙壁大的宽度。其它态样包括通过该第一组间隙壁的其中之一的宽度与该第二对间隙壁的其中之一的宽度之间的差异控制该抬升式源漏结构的分面。另外的态样包括通过该第一组间隙壁的材料与该第二对间隙壁的材料之间的差异控制该抬升式源漏结构的分面。另一个态样包括通过分子层沉积molecularlayerdeposition;MLD形成由溶炉氮化物构成的该第一对间隙壁。额外态样包括通过等离子体增强型化学气相沉积（plasmaenhancedchemicalvapordep〇siti〇n;PECVD形成由沉积氮化物构成的该第一对间隙壁。其它态样包括形成具有在45°与90°之间的侧壁角的各该第一对间隙壁，该侧壁角背对该栅极结构。另一个态样包括通过MLD形成由熔炉氮化物构成的该第二对间隙壁。额外态样包括形成由低K膜构成的该第二对间隙壁。其它态样包括通过外延生长形成该分面抬升式源漏结构。[0009]本发明的另一个态样是一种装置，包括:栅极结构，形成于SOI层上；第一对间隙壁，形成于该SOI层上及该栅极结构的相对侧上；第二对间隙壁，形成于邻近该栅极结构及该栅极结构的该相对侧上，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性；以及一对分面抬升式源漏结构，形成于该SOI上，各该源漏结构分面于该第一对间隙壁的上表面。[0010]该装置的态样包括与各该第二对间隙壁相比，各该第一对间隙壁具有较大的宽度。其它态样包括各该第一对间隙壁具有5纳米nm至10纳米的宽度以及5纳米至15纳米的高度。另外的态样包括各该第二对间隙壁具有3纳米至4纳米的宽度。额外的态样包括该第二对间隙壁形成于该SOI层上或该第一对间隙壁的上表面上。另一个态样包括该第一对间隙壁通过MLD由熔炉氮化物形成或者通过PECVD由沉积氮化物形成。额外的态样包括各该第一对间隙壁具有在45°与90°之间的侧壁角，且该侧壁角背对该栅极结构。其它态样包括该第二对间隙壁通过MLD由熔炉氮化物形成或者由低K膜形成。[0011]本发明的又一个态样是一种方法，包括:在SOI层上设置栅极结构；在邻近该栅极结构的该S0I层上及该栅极结构的相对侧上形成通过MLD由熔炉氮化物构成的或者由低K膜构成的第一对间隙壁，其分别达到3纳米至4纳米的宽度;在该S0I层上形成通过MLD由熔炉氮化物构成或者通过PECVD由沉积氮化物构成的第二对间隙壁，其分别邻近该第一对间隙壁的其中之一，达到5纳米至10纳米的宽度，并具有在45°与90°之间的侧壁角；以及在该S0I层上外延生长一对分面抬升式源漏结构，各该源漏结构分面于该第二对间隙壁的上表面，其中，与该第二对间隙壁相比，该第一对间隙壁对外延生长更具有选择性。本发明的态样包括通过该第一对间隙壁的其中之一的宽度与该第二对间隙壁的其中之一的宽度之间的差异和或通过该第一组间隙壁的材料与该第二对间隙壁的材料之间的差异控制该抬升式源漏结构的分面。[0012]本领域的技术人员从下面的详细说明中将很容易了解本发明的额外态样以及技术效果，在该详细说明中，通过执行本发明所考虑的最佳模式的示例方式，来简单说明本发明的实施例。本领域的技术人员将意识到，本发明支持其它及不同的实施例，且其数个细节支持在各种显而易见的方面的修改，所有这些都不背离本发明。相应地，附图及说明将被看作说明性质而非限制性质。附图说明[0013]附图中的图形示例显示而非限制本发明，附图中类似的附图标记表示类似的元件，其中：[0014]图1至3示意显示依据一个示例实施例通过多个间隙壁控制抬升式源漏外延结构的分面高度的流程;以及[0015]图4至6示意显示依据另一个示例实施例通过多个间隙壁控制抬升式源漏外延结构的分面高度的流程。具体实施方式[0016]在下面的说明中，出于解释目的，阐述许多具体细节来提供有关示例实施例的充分理解。不过，应当很清楚，可在不具有这些具体细节或者具有等同布置的情况下实施示例实施例。在其它例子中，以方块图形式显示已知的结构及装置，以避免不必要地模糊示例实施例。此外，除非另外指出，否则说明书及权利要求书中所使用的表示组分的量、比例及数值属性，反应条件等的所有数字将被理解为在所有情况下通过术语“大约”来修改。[0017]本发明处理并解决当前针对rosoi技术形成分面抬升式源漏外延结构所伴随的难以控制寄生电容及晶圆至晶圆以及批次至批次变化性的问题。[0018]依据本发明的实施例的方法包括在SOI层上设置栅极结构。在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁。接着，在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁。随后，在该SOI上形成一对分面抬升式源漏结构，各该分面源漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。[0019]本领域的技术人员从下面的详细说明中将很容易了解其它态样、特征以及技术效果，其中，通过所考虑的最佳模式的示例方式，来简单显示并说明较佳实施例。本发明支持其它及不同的实施例，且其数个细节支持在各种显而易见的方面的修改。相应地，附图及说明将被看作说明性质而非限制性质。[0020]图1至3剖视图）示意显示依据一个示例实施例通过多个间隙壁控制抬升式源漏外延结构的分面高度的流程。请参照图1，在SOI层103上形成栅极结构101A0I层103形成于埋置氧化物BOX层105上方，埋置氧化物层105形成于衬底107上方。接着，通过过蚀刻在邻近栅极结构101的SOI层103上及该栅极结构101的相对侧上形成间隙壁109。例如，在栅极结构101及S0I层103上方可形成薄蚀刻停止层（出于说明方便未显示），例如氧化表面或沉积膜。接着，可使用高选择性、聚合蚀刻化学剂，例如氟甲烷ch3f甲烷CH4氧〇2CH3Fch4〇2，以停止于该蚀刻停止层上。另外，偏置功率应当为高，以确保各向异性。[0021]间隙壁109可通过例如MLD分子层沉积）由熔炉氮化物形成，以改进隔离密度负载及阶梯覆盖率stepcoverage。或者，间隙壁109可例如通过PECVD等离子体增强型化学气相沉积）由沉积氮化物形成。另外，可使用对下方S0I层103具有良好选择性的其它介电质，不过，应当避免使用氧进行先栅极集成gatefirstintegration。[0022]间隙壁109可形成至例如5纳米至10纳米的宽度，因为较薄的宽度增强装置性能。间隙壁109可形成至例如5纳米至15纳米的高度。间隙壁109的高度应当尽可能矮，但仍迫使后续形成的抬升式源漏结构分面，从而最大限度地降低栅极1〇1与该抬升式源漏结构之间的寄生电容。另外，间隙壁1〇9可形成为例如具有在45°与90°之间的侧壁角。较陡的侧壁最大限度地降低间隙壁109的宽度。[0023]请参照图2，在邻近栅极结构1〇1的间隙壁109的上表面上及该栅极结构101的相对侧上形成一对间隙壁201。与间隙壁109相比，间隙壁201由对外延生长更具选择性的材料形成。间隙壁201可例如通过MLD由熔炉氮化物形成或者由低k膜形成。例如，间隙壁201可由例如MLD氮化物、MLD低kSiOCN或MLD低kSiBCN形成。如果间隙壁109延伸超出间隙壁201，可使用任意材料。间隙壁201可例如通过为各向异性并对源漏材料及S0I层101具有选择性的蚀刻制程形成。这可通过主蚀刻加过蚀刻制程实现。例如，该主蚀刻化学剂可包括三氟甲烷CHF3或四氟化碳CF4，而该过蚀刻化学剂可聚合并具有选择性，例如CH3F〇2或CH3FCH4〇2。另外，间隙壁201可形成至例如3纳米至4纳米的宽度。间隙壁201需要足够厚，以防止后续形成的抬升式源漏结构生长于栅极结构上。理想地，间隙壁201将形成为比间隙壁109薄至少1纳米至2纳米。如果间隙壁109比间隙壁201伸出较远，则它将进一步确保后续的外延分面。[0024]接着，在SOI层101上形成一对分面抬升式源漏结构301，各该分面源漏结构301分面于间隙壁109的该上表面，如图3中所示。源漏结构301通过外延生长形成，且该分面被强加于该外延与间隙壁201相遇之处，也就是间隙壁109的该上表面处。源漏结构301的该分面可例如通过间隙壁109与间隙壁201之间的宽度差异例如最小为1纳米至2纳米控制。作为替代或附加，源漏结构301的该分面可例如通过间隙壁109与间隙壁201之间的材料差异控制。另外，源漏结构301的该分面可例如通过间隙壁109的形状尺量footamount控制。[0025]图4至6剖视图）示意显示依据另一个示例实施例通过多个间隙壁控制抬升式源漏外延结构的分面高度的流程。请参照图4，在SOI层403上形成栅极结构401。SOI层403形成于BOX层405上方，BOX层405形成于衬底407上方。接着，通过标准蚀刻制程在邻近栅极结构401的SOI层403上及栅极结构401的相对侧上形成间隙壁409。间隙壁409可例如通过MLD由熔炉氮化物形成或者由低k膜形成。例如，间隙壁4〇9可由例如MLD氮化物、MLD低kSiOCN或MLD低kSiBCN形成。接着，在栅极结构401、S0I层403以及间隙壁401上方形成例如为二氧化硅Si02的氧基薄蚀刻停止层（出于说明方便未显示）。该氧基薄蚀刻停止层可保护栅极结构401免于氧侵入特别是先栅极集成）。[0026]请参照图5，例如通过过蚀刻在邻近间隙壁409的S0I层403上形成间隙壁501。与间隙壁409相比，间隙壁501由对外延生长具有较差选择性的材料形成。间隙壁501可例如通过MLD由熔炉氮化物形成，以改进隔离密度负载及阶梯覆盖率。或者，间隙壁501可例如通过PECVD由沉积氮化物形成。另外，可使用对下方S0I层403具有良好选择性的其它介电质，不过，应当避免使用氧进行先栅极集成。[0027]与间隙壁109类似，间隙壁501可形成至例如5纳米至10纳米的宽度，因为较薄的宽度增强装置性能。间隙壁501可形成至例如5纳米至15纳米的高度。间隙壁501的高度应当尽可能矮，但仍迫使后续形成的抬升式源漏结构分面，从而最大限度地降低栅极4〇1与该抬升式源漏结构之间的寄生电容。另外，间隙壁5〇1可形成为例如具有在45°与90°之间的侧壁角。又，较陡的侧壁最大限度地降低间隙壁4〇1的宽度。[0028]接着，在S0I层403上形成一对分面抬升式源漏结构601，各该分面源漏结构601分面于间隙壁501的上表面，如图6中所示。与源漏结构301类似，源漏结构601通过外延生长形成，且该分面被强加于该外延与间隙壁5〇1的该上表面相遇之处。又，源漏结构601的该分面可例如通过间隙壁409与间隙壁501之间的宽度差异例如最小为1纳米至2纳米控制。作为替代或附加，源漏结构6〇1的该分面可例如通过间隙壁4〇9与间隙壁501之间的材料差异控制。另外，源漏结构6〇1的该分面可例如通过间隙壁501的形状尺量控制。[0029]本发明的实施例可实现数个技术效果，包括控制该抬升式源漏外延结构的分面高度并因此通过消除Ceff、叠加电容C〇v以及硅化物邻近性的变化来实现性能增强。本发明的实施例适于各种工业应用，例如微处理器、智能电话、移动电话、蜂窝手机、机顶盒、DVD记录器及播放器、汽车导航、打印机及周边设备、网络及电信设备、游戏系统，以及数字相机。因此，本发明对于FDS0I技术具有工业适用性。[0030]在前面的说明中，参照本发明的具体示例实施例来说明本发明。不过，显然，可对其作各种修改及变更，而不背离如权利要求中所阐述的本发明的较广泛的精神及范围。相应地，说明书及附图将被看作说明性质而非限制性质。要理解的是，本发明能够使用各种其它组合及实施例，且支持在这里所表示的发明性概念的范围内的任意修改或变更。

权利要求：1.一种方法，包括：在绝缘体上硅SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成第一对间隙壁；在邻近该栅极结构的该第一对间隙壁的上表面上及该栅极结构的该相对侧上形成第二对间隙壁;以及在该SOI上形成一对分面抬升式源漏结构，各该分面源漏结构分面于该第一对间隙壁的该上表面，其中，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性。2.如权利要求1所述的方法，包括形成该第一对间隙壁至比该第二对间隙壁大的宽度。3.如权利要求2所述的方法，包括通过该第一组间隙壁的其中之一的宽度与该第二对间隙壁的其中之一的宽度之间的差异控制该抬升式源漏结构的分面。4.如权利要求1所述的方法，包括通过该第一组间隙壁的材料与该第二对间隙壁的材料之间的差异控制该抬升式源漏结构的分面。5.如权利要求1所述的方法，包括通过分子层沉积MLD形成由熔炉氮化物构成的该第一对间隙壁。6.如权利要求1所述的方法，包括通过等离子体增强型化学气相沉积PECVD形成由沉积氮化物构成的该第一对间隙壁。7.如权利要求1所述的方法，包括形成具有在45°与90°之间的侧壁角的各该第一对间隙壁，该侧壁角背对该栅极结构。8.如权利要求1所述的方法，包括通过MLD形成由熔炉氮化物构成的该第二对间隙壁。9.如权利要求1所述的方法，包括形成由低K膜构成的该第二对间隙壁。10.如权利要求1所述的方法，包括通过外延生长形成该分面抬升式源漏结构。11.一种装置，包括：栅极结构，形成于绝缘体上硅SOI层上；第一对间隙壁，形成于该SOI层上及该栅极结构的相对侧上；第二对间隙壁，形成于邻近该栅极结构及该栅极结构的该相对侧上，与该第一对间隙壁相比，该第二对间隙壁对外延生长更具有选择性;以及一对分面抬升式源漏结构，形成于该SOI上，各该源漏结构分面于该第一对间隙壁的该上表面。12.如权利要求11所述的装置，其中，与各该第二对间隙壁相比，各该第一对间隙壁具有较大的宽度。13.如权利要求12所述的装置，其中，各该第一对间隙壁具有5纳米至10纳米的宽度以及5纳米至15纳米的高度。14.如权利要求13所述的装置，其中，各该第二对间隙壁具有3纳米至4纳米的宽度。15.如权利要求11所述的装置，其中，该第二对间隙壁形成于该SOI层上或该第一对间隙壁的上表面上。16.如权利要求11所述的装置，其中，该第一对间隙壁通过分子层沉积MLD由熔炉氮化物形成或者通过等离子体增强型化学气相沉积PECVD由沉积氮化物形成。17.如权利要求11所述的装置，其中，各该第一对间隙壁具有在45°与90°之间的侧壁角，且该侧壁角背对该栅极结构。18.如权利要求11所述的装置，其中，该第二对间隙壁通过MLD由熔炉氮化物形成或者由低K膜形成。19.一种方法，包括：在绝缘体上硅SOI层上设置栅极结构；在邻近该栅极结构的该SOI层上及该栅极结构的相对侧上形成通过分子层沉积MLD由熔炉氮化物构成的或者由低K膜构成的第一对间隙壁，其分别达到3纳米mn至4纳米的宽度；在该SOI层上形成通过MLD由熔炉氮化物构成或者通过等离子体增强型化学气相沉积PECVD由沉积氮化物构成的第二对间隙壁，其分别邻近该第一对间隙壁的其中之一，达到5纳米至10纳米的宽度，并具有在45°与90°之间的侧壁角；以及在该SOI层上外延生长一对分面抬升式源漏结构，各该源漏结构分面于该第二对间隙壁的上表面，其中，与该第二对间隙壁相比，该第一对间隙壁对外延生长更具有选择性。20.如权利要求19所述的方法，包括通过该第一对间隙壁的其中之一的宽度与该第二对间隙壁的其中之一的宽度之间的差异和或通过该第一组间隙壁的材料与该第二对间隙壁的材料之间的差异控制该抬升式源漏结构的分面。

百度查询： 格罗方德半导体公司 FDSOI技术的外延分面高度一致性改进

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD