申请/专利权人：上海华力集成电路制造有限公司

申请日：2018-12-19

公开（公告）日：2020-11-20

公开（公告）号：CN109637979B

主分类号：H01L21/8234(20060101)

分类号：H01L21/8234(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.20#授权;2019.05.10#实质审查的生效;2019.04.16#公开

摘要：本发明公开了一种栅极的制造方法，包括步骤：提供表面依次形成栅介质层和多晶硅栅的半导体衬底；形成由第一氮化层和第二氧化层叠加而成的硬质掩模层；光刻刻蚀形成多个伪栅极结构，多晶硅栅的宽度包括2个以上；形成侧墙；形成器件的源区和漏区；去除第二氧化层，在去除第二氧化层的过程中，根据多晶硅栅的宽度不同分别进行光刻定义，每一次光刻定义打开对应能实现一次去除第二氧化层的一种宽度以上的多晶硅栅的顶部区域，之后去除打开区域的第二氧化层，重复进行光刻打开和去除第二氧化层的步骤实现将全部多晶硅栅顶部的第二氧化层去除。本发明能保证对多晶硅栅顶部的硬质掩模层进行很好去除，同时又能实现对多晶硅栅两侧的结构进行很好保护。

主权项：1.一种栅极的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅；步骤二、在所述多晶硅栅的表面形成硬质掩模层；所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；步骤三、进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；刻蚀后，所述多晶硅栅的宽度包括2个以上；步骤四、在各所述伪栅极结构的侧面形成侧墙；所述侧墙的材料包括氮化层；步骤五、在所述伪栅极结构两侧的有源区中形成器件的源区和漏区；步骤六、进行去除所述硬质掩模层的所述第二氧化层，在去除所述第二氧化层的过程中，根据所述多晶硅栅的宽度不同分别进行光刻定义，每一次光刻定义打开对应能实现一次去除所述第二氧化层的一种宽度以上的所述多晶硅栅的顶部区域，之后去除打开区域的所述第二氧化层，重复进行光刻定义将对应的宽度的所述多晶硅栅的顶部区域打开以及去除打开区域的所述第二氧化层的步骤直至将全部宽度的所述多晶硅栅顶部的所述第二氧化层都去除；每一次光刻定义中光刻胶回刻之前对应的所述光刻胶都将所述伪栅极结构两侧的有源区顶部间隔区域全部填充并延伸到所述伪栅极结构表面，通过将宽度不同的所述多晶硅栅顶部的所述硬质掩模层的所述第二氧化层分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免所述硬质掩模层残留以及避免对所述多晶硅栅或所述有源区的表面产生破坏；步骤六之后还包括去除所述第一氮化层的步骤；之后进行氮化硅的修整刻蚀，使所述侧墙中的氮化硅去除，实现所述侧墙下拉；之后，还包括如下步骤：形成接触刻蚀停止层；形成层间膜并对所述层间膜进行平坦化；去除所述多晶硅栅；在所述多晶硅栅的去除区域中填充金属材料层形成金属栅，由包括有高介电常数层的所述栅介质层和所述栅极叠加形成HKMG。

全文数据：栅极的制造方法技术领域本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅极的制造方法。背景技术HKMG工艺如28nm的HKMG中需要同时形成高介电常数HK的栅介质层以及形成金属栅MG，在现有HKMG工艺通常会采用到后金属栅极工艺，后金属栅极工艺中，通常需要采用虚拟栅极结构即伪栅极结构，利用伪栅极结构的多晶硅栅Poly即伪多晶硅栅DummyPoly来形成器件的栅介质层，沟道区，和源漏区，之后再进行金属栅的置换，即将伪栅极结构的多晶硅栅去除Dummypolyremove，DPR，再用金属填充伪栅极结构的多晶硅栅去除的区域形成金属栅。而在DPR之前，在多晶硅栅的顶部还形成有包括有氧化层的的硬质掩模层HardMask，HM，故在DPR之前需要将硬质掩模层的氧化层去除。在28nmHKMG工艺中，为避免在去除多晶硅栅的硬质掩模层的氧化层的过程中对有源区等其他区域造成损伤damage，会通过一道光刻，将其他区域保护起来，大致过程：先通过一道光刻，将大块多晶硅栅的光刻胶打开，再通过一道光刻胶PR的回刻刻蚀etchback，EB即EB1,将其余多晶硅栅上的PR也进行打开，这主要是为了克服大块多晶硅栅上的PR负载loading，这时全部poly已经打开，再进行第二次回刻工艺即EB2，对硬质掩模层的氧化层进行去除，最后再经过一道氮化硅SiN修整刻蚀slim，SiN通常作为多晶硅栅的侧墙spacer，进行侧墙下拉spacerpulldown。这里EB1后，要特别注意小块poly上PR的残余量Remain，太高，易导致poly上PR没有完全打开，造成HM不能完全去除；但过低的PR，易导致多晶硅栅两侧有源区AA表面上的锗硅SGe甚至AA上没有PR保护，最终会造成镍硅化物Nisi或SiGedamage。所以对EB1后PRremain的控制就非常重要，想要很好的去除HM同时又不造成damage相对来讲比较困难。现结合附图详细说明一下现有方法：如图1A至图1E所示，是现有方法各步骤中的器件结构图，现有栅极的制造方法包括如下步骤：步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101表面依次形成栅介质层103和多晶硅栅104。所述半导体衬底101为硅衬底。所述栅介质层103包括高介电常数层，在所述高介电常数层和所述半导体衬底101之间还具有界面层。所述半导体衬底101中形成有场氧化层102，由所述场氧化层102隔离出有源区；所述有源区包括核心Core区域的有源区和输入输出IO区域的有源区。所述场氧化层102为浅沟槽场氧，采用浅沟槽隔离工艺形成。现有方法中，所述多晶硅栅104的宽度包括两种，且所述核心区域外的所述有源区中的所述多晶硅栅104的宽度大于所述核心区域中的所述有源区中的所述多晶硅栅104的宽度。现有的栅极结构即后续形成的金属栅对应的组件包括核心组件和输入输出组件，分别位于所述核心区域中和所述核心区域外。所述组件为场效应晶体管。所述组件包括n型场效应晶体管FET即nFET和p型场效应晶体管即pFET。步骤二、如图1A所示，在所述多晶硅栅104的表面形成硬质掩模层；所述硬质掩膜层由第一氮化层105和第二氧化层106叠加而成。步骤三、如图1A所示，进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层103、所述多晶硅栅104和所述硬质掩模层叠加而成；刻蚀后，所述多晶硅栅104的宽度包括2个。步骤四、如图1A所示，在各所述伪栅极结构的侧面形成侧墙108。所述侧墙108的材料包括氮化层，图1A中，所述侧墙108还包括氧化层，氧化层如图1E中的标记108a所示。步骤五、如图1A所示，在所述伪栅极结构两侧的有源区中形成器件的源区和漏区。在形成所述组件的源区和漏区的过程中包括组件增强工艺。所述组件增强工艺包括锗硅工艺。所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层107。在所述源区和所述漏区形成之后还包括形成一层氮化层109的步骤。步骤六、进行去除所述硬质掩模层的所述第二氧化层106，现有方法中，在去除所述第二氧化层106时采用了光刻胶回刻PREB工艺，具体为：如图1A所示，进行光刻工艺形成光刻胶图形201，光刻胶图形201的打开区域202对应于较大尺寸的所述多晶硅栅104的顶部区域。如图1B所示，之后，进行光刻胶回刻，光刻胶回刻后的所述光刻胶图形201将所述第二氧化层106的表面暴露出来。如图1C所示，通常采用干法刻蚀工艺去除所述第二氧化层106，在刻蚀过程中，光刻胶图形201用于对所述多晶硅栅104之间的区域进行保护。在实际工艺中，PREB之后的所述光刻胶图形201的厚度不易控制：如果所述光刻胶图形201的厚度较厚，则容易使得所述第二氧化层106不容易完全去除；而如果所述光刻胶图形201的厚度较薄，则不容易对所述多晶硅栅104之间的区域进行保护，如图1C中，所述多晶硅栅104之间的区域为有源区且在所述有源区中形成有源区或漏区，在部分源区或漏区中还形成有锗硅层107，其他条件下还有可能形成有NiSi层，这些结构都有可能被损坏。如图1D所示，之后去除所述光刻胶图形201。如图1E所示，进行氮化硅的修整刻蚀SiNSlim。氮化硅的修整刻蚀后所述侧墙108中的氮化层被去除，所述侧墙108仅剩氧化层108a；所述氮化硅层9也被去除。发明内容本发明所要解决的技术问题是提供一种栅极的制造方法，能保证对的多晶硅栅顶部的硬质掩模层进行很好的去除，同时又能实现对多晶硅栅两侧的结构进行很好的保护。为解决上述技术问题，本发明提供的栅极的制造方法包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅。步骤二、在所述多晶硅栅的表面形成硬质掩模层；所述硬质掩膜层由第一氮化层和第二氧化层叠加而成。步骤三、进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；刻蚀后，所述多晶硅栅的宽度包括2个以上。步骤四、在各所述伪栅极结构的侧面形成侧墙。步骤五、在所述伪栅极结构两侧的有源区中形成器件的源区和漏区。步骤六、进行去除所述硬质掩模层的所述第二氧化层，在去除所述第二氧化层的过程中，根据所述多晶硅栅的宽度不同分别进行光刻定义，每一次光刻定义打开对应能实现一次去除所述第二氧化层的一种宽度以上的所述多晶硅栅的顶部区域，之后去除打开区域的所述第二氧化层，重复进行光刻定义将对应的宽度的所述多晶硅栅的顶部区域打开以及去除打开区域的所述第二氧化层的步骤直至将全部宽度的所述多晶硅栅顶部的所述第二氧化层都去除；通过将宽度不同的所述多晶硅栅顶部的所述硬质掩模层的所述第二氧化层分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免所述硬质掩模层残留以及避免对所述多晶硅栅或所述有源区的表面产生破坏。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层。进一步的改进是，在步骤六之后，还包括如下步骤：形成接触刻蚀停止层。形成层间膜并对所述层间膜进行平坦化。去除所述多晶硅栅。在所述多晶硅栅的去除区域中填充金属材料层形成金属栅，由包括有所述高介电常数层的所述栅介质层和所述栅极叠加形成HKMG。进一步的改进是，步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区；所述有源区包括核心区域对应的有源区和核心区域外的有源区。进一步的改进是，所述多晶硅栅的宽度包括两种，且所述核心区域外的所述有源区中的所述多晶硅栅的宽度大于所述核心区域中的所述有源区中的所述多晶硅栅的宽度。进一步的改进是，所述金属栅对应的组件包括核心组件和输入输出组件。进一步的改进是，所述组件为场效应晶体管。所述组件包括n型场效应晶体管和p型场效应晶体管。步骤四的所述侧墙形成之后还包括在所述栅极两侧的所述半导体衬底表面形成组件的源区和漏区的步骤。进一步的改进是，在形成所述组件的源区和漏区的过程中包括组件增强工艺。进一步的改进是，所述组件增强工艺包括锗硅工艺。进一步的改进是，所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。进一步的改进是，所述场氧化层为浅沟槽场氧，采用浅沟槽隔离工艺形成。进一步的改进是，步骤四中所述侧墙的材料包括氮化层。进一步的改进是，步骤六之后还包括去除所述第一氮化层的步骤。进一步的改进是，所述金属栅的金属材料包括铝。本发明针对现有的栅极的制造方法中，在为了形成金属栅而去除多晶硅栅之前进行多晶硅栅顶部的硬质掩模层的第二氧化层去除时所产生的问题进行了改进，本发明将宽度不同的多晶硅栅顶部的硬质掩模层的第二氧化层分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免硬质掩模层残留以及避免对多晶硅栅或有源区的表面产生破坏，也即本发明能保证对的多晶硅栅顶部的硬质掩模层进行很好的去除，同时又能实现对多晶硅栅两侧的结构进行很好的保护。附图说明下面结合附图和具体实施方式对本发明作进一步详细的说明：图1A-图1E是现有栅极的制造方法的各步骤中的器件结构图；图2是本发明实施例栅极的制造方法的流程图；图3A-图3G是本发明实施例方法各步骤中的器件结构图。具体实施方式如图2所示，是本发明实施例栅极的制造方法的流程图；如图3A至图3G所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例栅极的制造方法包括如下步骤：步骤一、如图3A所示，提供一半导体衬底1，在所述半导体衬底1表面依次形成栅介质层3和多晶硅栅4。所述半导体衬底1为硅衬底。所述栅介质层3包括高介电常数层，在所述高介电常数层和所述半导体衬底1之间还具有界面层。所述半导体衬底1中形成有场氧化层2，由所述场氧化层2隔离出有源区；所述有源区包括核心区域对应的有源区和核心区域外的有源区。所述场氧化层2为浅沟槽场氧，采用浅沟槽隔离工艺形成。本发明实施例方法中，所述多晶硅栅4的宽度包括两种，且所述核心区域外的所述有源区中的所述多晶硅栅4的宽度大于所述核心区域中的所述有源区中的所述多晶硅栅4的宽度。本发明实施例的栅极结构即后续形成的金属栅对应的组件包括核心组件和输入输出组件，分别位于所述核心区域中和所述核心区域外。所述组件为场效应晶体管。所述组件包括n型场效应晶体管和p型场效应晶体管。步骤二、如图3A所示，在所述多晶硅栅4的表面形成硬质掩模层；所述硬质掩膜层由第一氮化层5和第二氧化层6叠加而成。步骤三、如图3A所示，进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层3、所述多晶硅栅4和所述硬质掩模层叠加而成；刻蚀后，所述多晶硅栅4的宽度包括2个以上。步骤四、如图3A所示，在各所述伪栅极结构的侧面形成侧墙8。所述侧墙8的材料包括氮化层，图3A中，所述侧墙8还包括氧化层，氧化层如图3G中的标记8a所示。步骤五、如图3A所示，在所述伪栅极结构两侧的有源区中形成器件的源区和漏区。在形成所述组件的源区和漏区的过程中包括组件增强工艺。所述组件增强工艺包括锗硅工艺。所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层7。在所述源区和所述漏区形成之后还包括形成一层氮化层9的步骤。步骤六、进行去除所述硬质掩模层的所述第二氧化层6，在去除所述第二氧化层6的过程中，根据所述多晶硅栅4的宽度不同分别进行光刻定义，每一次光刻定义打开对应能实现一次去除所述第二氧化层6的一种宽度以上的所述多晶硅栅4的顶部区域，之后去除打开区域的所述第二氧化层6，重复进行光刻定义将对应的宽度的所述多晶硅栅4的顶部区域打开以及去除打开区域的所述第二氧化层6的步骤直至将全部宽度的所述多晶硅栅4顶部的所述第二氧化层6都去除；通过将宽度不同的所述多晶硅栅4顶部的所述硬质掩模层的所述第二氧化层6分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免所述硬质掩模层残留以及避免对所述多晶硅栅4或所述有源区的表面产生破坏。由本发明实施例方法中含有两种尺寸即宽度的所述多晶硅栅4，故采用了两次光刻定义和氧化硅去除的工艺，氧化硅通常采用干法刻蚀工艺去除。现结合附图说明如下：如图3A所示，进行第一次光刻工艺形成第一光刻胶图形301，第一光刻胶图形301的打开区域302对应于较大尺寸的所述多晶硅栅4的顶部区域。如图3B所示，之后，不需要进行光刻胶回刻PREB，而是直接以第一光刻胶图形301为掩模采用干法刻蚀工艺将打开区域302中暴露的所述第二氧化层6去除。如图3C所示，之后去除所述第一光刻胶图形301。如图3D所示，进行第二次光刻工艺形成第二光刻胶图形303，第二光刻胶图形303的打开区域304对应于较小尺寸的所述多晶硅栅4的顶部区域。如图3E所示，之后，不需要进行光刻胶回刻PREB，而是直接以第二光刻胶图形303为掩模采用干法刻蚀工艺将打开区域304中暴露的所述第二氧化层6去除。如图3F所示，之后去除所述第二光刻胶图形303。如图3G所示，进行氮化硅的修整刻蚀SiNSlim。氮化硅的修整刻蚀后所述侧墙8中的氮化层被去除，所述侧墙8仅剩氧化层8a；所述氮化硅层9也被去除。之后还包括去除所述第一氮化层5的步骤。之后，还包括如下步骤：形成接触刻蚀停止层。形成层间膜并对所述层间膜进行平坦化。去除所述多晶硅栅4。在所述多晶硅栅4的去除区域中填充金属材料层形成金属栅，由包括有所述高介电常数层的所述栅介质层3和所述栅极叠加形成HKMG。所述金属栅的金属材料包括铝。本发明实施例针对现有的栅极的制造方法中，在为了形成金属栅而去除多晶硅栅4之前进行多晶硅栅4顶部的硬质掩模层的第二氧化层6去除时所产生的问题进行了改进，本发明实施例将宽度不同的多晶硅栅4顶部的硬质掩模层的第二氧化层6分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免硬质掩模层残留以及避免对多晶硅栅4或有源区的表面产生破坏，也即本发明实施例能保证对的多晶硅栅4顶部的硬质掩模层进行很好的去除，同时又能实现对多晶硅栅4两侧的结构进行很好的保护。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

权利要求：1.一种栅极的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅；步骤二、在所述多晶硅栅的表面形成硬质掩模层；所述硬质掩膜层由第一氮化层和第二氧化层叠加而成；步骤三、进行光刻刻蚀形成多个伪栅极结构，各所述伪栅极结构由刻蚀后的所述栅介质层、所述多晶硅栅和所述硬质掩模层叠加而成；刻蚀后，所述多晶硅栅的宽度包括2个以上；步骤四、在各所述伪栅极结构的侧面形成侧墙；步骤五、在所述伪栅极结构两侧的有源区中形成器件的源区和漏区；步骤六、进行去除所述硬质掩模层的所述第二氧化层，在去除所述第二氧化层的过程中，根据所述多晶硅栅的宽度不同分别进行光刻定义，每一次光刻定义打开对应能实现一次去除所述第二氧化层的一种宽度以上的所述多晶硅栅的顶部区域，之后去除打开区域的所述第二氧化层，重复进行光刻定义将对应的宽度的所述多晶硅栅的顶部区域打开以及去除打开区域的所述第二氧化层的步骤直至将全部宽度的所述多晶硅栅顶部的所述第二氧化层都去除；通过将宽度不同的所述多晶硅栅顶部的所述硬质掩模层的所述第二氧化层分别单独采用光刻工艺打开并去除，能消除采用同一光刻胶进行回刻时光刻胶的厚度不易控制的缺陷，能同时避免所述硬质掩模层残留以及避免对所述多晶硅栅或所述有源区的表面产生破坏。2.如权利要求1所述的栅极的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的栅极的制造方法，其特征在于：所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层。4.如权利要求3所述的栅极的制造方法，其特征在于：在步骤六之后，还包括如下步骤：形成接触刻蚀停止层；形成层间膜并对所述层间膜进行平坦化；去除所述多晶硅栅；在所述多晶硅栅的去除区域中填充金属材料层形成金属栅，由包括有所述高介电常数层的所述栅介质层和所述栅极叠加形成HKMG。5.如权利要求1所述的栅极的制造方法，其特征在于：步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区；所述有源区包括核心区域对应的有源区和核心区域外的有源区。6.如权利要求5所述的栅极的制造方法，其特征在于：所述多晶硅栅的宽度包括两种，且所述核心区域外的所述有源区中的所述多晶硅栅的宽度大于所述核心区域中的所述有源区中的所述多晶硅栅的宽度。7.如权利要求5所述的栅极的制造方法，其特征在于：所述金属栅对应的组件包括核心组件和输入输出组件。8.如权利要求7所述的栅极的制造方法，其特征在于：所述组件为场效应晶体管；所述组件包括n型场效应晶体管和p型场效应晶体管。9.如权利要求8所述的栅极的制造方法，其特征在于：在形成所述组件的源区和漏区的过程中包括组件增强工艺。10.如权利要求9所述的栅极的制造方法，其特征在于：所述组件增强工艺包括锗硅工艺。11.如权利要求10所述的栅极的制造方法，其特征在于：所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。12.如权利要求1所述的栅极的制造方法，其特征在于：所述场氧化层为浅沟槽场氧，采用浅沟槽隔离工艺形成。13.如权利要求1所述的栅极的制造方法，其特征在于：步骤四中所述侧墙的材料包括氮化层。14.如权利要求1所述的栅极的制造方法，其特征在于：步骤六之后还包括去除所述第一氮化层的步骤。15.如权利要求4所述的栅极的制造方法，其特征在于：所述金属栅的金属材料包括铝。

百度查询： 上海华力集成电路制造有限公司 栅极的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD