申请/专利权人:爱思开海力士有限公司
申请日:2019-12-26
公开(公告)日:2020-11-24
公开(公告)号:CN111986714A
主分类号:G11C7/10(20060101)
分类号:G11C7/10(20060101);G11C7/06(20060101);G11C16/04(20060101);G11C16/08(20060101)
优先权:["20190522 KR 10-2019-0060193"]
专利状态码:在审-实质审查的生效
法律状态:2020.12.11#实质审查的生效;2020.11.24#公开
摘要:一种半导体存储器装置,该半导体存储器装置包括:高速缓存锁存器组,其包括彼此交替地布置的多个偶数锁存器级和多个奇数锁存器级;以及感测放大器组,其通过分别与所述多个偶数锁存器级对应的多条第一位输出线并且通过分别与所述多个奇数锁存器级对应的多条第二位输出线来联接到高速缓存锁存器组。
主权项:1.一种半导体存储器装置,该半导体存储器装置包括:高速缓存锁存器组,该高速缓存锁存器组包括彼此交替地布置的多个偶数锁存器级和多个奇数锁存器级;以及感测放大器组,该感测放大器组通过分别与所述多个偶数锁存器级对应的多条第一位输出线并且通过分别与所述多个奇数锁存器级对应的多条第二位输出线来联接到所述高速缓存锁存器组。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 半导体存储器装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。