申请/专利权人:三星电子株式会社
申请日:2020-05-07
公开(公告)日:2020-11-24
公开(公告)号:CN111987160A
主分类号:H01L29/78(20060101)
分类号:H01L29/78(20060101);H01L29/06(20060101);H01L29/423(20060101)
优先权:["20190524 KR 10-2019-0061196"]
专利状态码:在审-实质审查的生效
法律状态:2022.05.20#实质审查的生效;2020.11.24#公开
摘要:描述了一种半导体器件,所述半导体器件包括:衬底;有源区,所述有源区从所述衬底突出并在第一方向上延伸;多个沟道层,所述多个沟道层设置在所述有源区上,并且在垂直于所述衬底的上表面的方向上彼此间隔开;隔离膜,所述隔离膜设置在所述多个沟道层中的最下面的沟道层与所述有源区之间;栅电极,所述栅电极围绕所述多个沟道层并在与所述第一方向相交的第二方向上延伸;和源极漏极区,所述源极漏极区设置在所述栅电极的至少一侧并连接到所述多个沟道层中的每个沟道层。所述隔离膜设置在比所述源极漏极区的底表面高的水平高度。
主权项:1.一种半导体器件,所述半导体器件包括:衬底;有源区,所述有源区从所述衬底突出并在第一方向上延伸;多个沟道层,所述多个沟道层设置在所述有源区上,并且在垂直于所述衬底的上表面的方向上彼此间隔开;隔离膜,所述隔离膜设置在所述多个沟道层中的最下面的沟道层与所述有源区之间;栅电极,所述栅电极围绕所述多个沟道层并在与所述第一方向相交的第二方向上延伸;和源极漏极区,所述源极漏极区设置在所述栅电极的至少一侧并连接到所述多个沟道层中的每个沟道层,其中,所述隔离膜设置在比所述源极漏极区的底表面高的水平高度。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。