申请/专利权人：爱思开海力士有限公司

申请日：2016-10-18

公开（公告）日：2020-11-24

公开（公告）号：CN107239368B

主分类号：G06F11/14(20060101)

分类号：G06F11/14(20060101);G06F12/02(20060101)

优先权：["20160328 KR 10-2016-0036643"]

专利状态码：有效-授权

法律状态：2020.11.24#授权;2017.12.08#实质审查的生效;2017.10.10#公开

摘要：本发明公开了一种非易失性存储器模块，其包括：共享数据总线和传输命令和地址的控制总线的多个易失性存储器装置；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在多个易失性存储器装置中的数据备份到非易失性存储器装置中，并且在电源故障恢复时将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置中，控制器包括：命令地址监听逻辑，其用于监听从主机的存储器控制器输入的命令和地址并分析在各自易失性存储器装置中存储的数据的有效区域；和命令地址控制逻辑，其用于基于命令地址监听逻辑的分析结果选择具有数据的有效区域的易失性存储器装置，并将所选择的易失性存储器备份至非易失性存储器装置中。

主权项：1.一种非易失性存储器模块，其包括：共享传输数据的数据总线和传输命令和地址的控制总线的多个易失性存储器装置；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在所述多个易失性存储器装置中的数据备份至所述非易失性存储器装置中，并且在电源故障恢复时将备份在所述非易失性存储器装置中的数据恢复至所述多个易失性存储器装置中；寄存器，其适于通过所述控制总线，缓冲从主机的存储器控制器或所述控制器提供的命令和地址，并且向所述多个易失性存储器装置提供命令和地址；所述控制器包括：命令地址监听逻辑，其适于监听从所述主机的存储器控制器输入的命令和地址并分析存储在各自易失性存储器装置中的数据的有效区域；以及命令地址控制逻辑，其适于基于所述命令地址监听逻辑的分析结果选择具有数据的有效区域的所述易失性存储器装置并将所选择的易失性存储器备份到所述非易失性存储器装置中，其中所述多个易失性存储器装置通过所述数据总线中的第一数据总线与所述控制器通信，并且通过所述数据总线中的第二数据总线中的相应数据总线与所述主机的存储器控制器单独地通信。

全文数据：非易失性存储器模块及其操作方法[0001]相关申请的交叉引用[0002]本申请要求于2016年3月28日提交的申请号为10-2016-0036643的韩国专利申请的优先权，其全部公开内容通过引用并入本文。技术领域[0003]示例性实施例涉及半导体存储器技术，更具体地涉及一种能够利用数量减少的信号线单独地访问其中的易失性存储器装置的非易失性双列直插式存储器模块及其操作方法。背景技术[0004]在大多数情况下，单个控制器被联接至两个或多个存储器装置并控制两个或多个存储器装置。[0005]如图1A所示，当用于命令和地址的控制总线CMDADDR_BUS0和在控制器100和存储器装置11〇_〇之间的数据总线DATA_BUS0与控制总线CMDADDR_BUS1和在控制器100和存储器装置11〇_1之间的数据总线DATA_BUS1分离时，控制器100可以单独地控制存储器装置110_0和存储器装置11〇_1。例如，当读取操作在存储器装置11〇_〇中执行时，写入操作可在存储器装置11〇_1中执行。[0006]如图1B所示，当控制总线CMDADDR_BUS和数据总线DATA_BUS由多个存储器装置110_0和110_1共享时，用于片选信号CS0和CS1的信号线被分别提供。即，分别为相应的存储器装置11〇_〇和ll〇_L提供用于片选信号CS0和CS1的信号线。在这种情况下，通过在存储器装置110_0和110_1之间的片选信号CS0或CS1选择的存储器装置可通过控制总线CMDADDR_BUS执行指示的操作，并且可通过共享的数据总线DATA_BUS与控制器100交换信号。[0007]当联接至单个控制器的存储器装置的数量增加时，所需的信号线的数量增加，这增加系统设计的难度并且增加制造成本。发明内容[0008]各个实施例涉及一种能够利用数量减少的信号线单独地访问其中的易失性存储器装置并能够对有效区域的数据的执行备份操作以防主机电源故障的非易失性双列直插式存储器模块。[0009]在实施例中，非易失性存储器模块可以包括:多个易失性存储器装置，其共享传输数据的数据总线和传输命令和地址的控制总线；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在多个易失性存储器装置中的数据备份至非易失性存储器装置中，并且在电源故障恢复时将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置中，控制器包括:命令地址监听逻辑，其适于监听从主机的存储器控制器输入的命令和地址并分析存储在各个易失性存储器装置中的数据的有效区域;和命令地址控制逻辑，其适于基于命令地址监听逻辑的分析结果选择具有数据的有效区域的易失性存储器装置并将选择的易失性存储器备份至非易失性存储器装置中。[0010]命令地址控制逻辑可将用于识别具有数据的有效区域的易失性存储器装置的命令地址延迟CAL设置成第一值，并将剩余的易失性存储器装置的命令地址延迟设置成不同于第一值的第二值。[0011]第二值可大于第一值，第二值和第一值之间的差值可以等于或大于行地址到列地址的延迟时间（tRCD:RAS到CAS延迟）。[0012]第二值和第一值之间的差值可以小于行预充电时间（tRP。[0013]命令地址控制逻辑可以包括:逻辑，其针对多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程非易失存储器装置的存储器页面;逻辑，其在低功率模式下操作多个易失性存储器装置，其中多个易失性存储器装置使用低于正常功率模式的功率，同时非易失性存储器装置的新的存储器页面被准备并写入;以及逻辑，其适于在非易失性存储器装置的新的存储器页面被写入之后将多个易失性存储器装置恢复至正常功率模式。[0014]在实施例中，非易失性存储器模块的操作方法，非易失性存储器模块包括:多个易失性存储器装置，其共享传输数据的数据总线和传输命令和地址的控制总线;非易失性存储器装置；以及控制器，其根据主机电源的故障恢复将存储在易失性存储器装置中的数据备份至或将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置中；方法可以包括:通过控制器监听从主机的存储器控制器输入至多个易失性存储器装置的命令和地址;分析命令和地址并分析存储在各个易失性存储器装置中的数据的有效区域;基于分析的结果选择具有数据的有效区域的易失性存储器装置，并且当检测到主机电源故障时或从主机的存储器控制器指示备份时将选择的易失性存储备份至非易失性存储器装置中。[0015]控制器可将用于识别具有数据的有效区域的易失性存储器装置的命令地址延迟CAL设置成第一值，并将剩余的易失性存储器装置的命令地址延迟设置成不同于第一值的第二值。[0016]第二值可大于第一值，第二值和第一值之间的差值可以等于或大于行地址到列地址的延迟时间（tRCD:RAS到CAS延迟）。[0017]第二值和第一值之间的差值可以小于行预充电时间（tRP。[0018]选择的易失性存储器的备份可以包括:针对多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程非易失存储器装置的存储器页面;在较低功率模式下操作多个易失性存储器装置，其中多个易失性存储器装置使用低于正常功率模式的功率，同时非易失性存储器装置的新的存储器页面被准备并写入;和在非易失性存储器装置的新的存储器页面被写入后将多个易失性存储器装置恢复至正常功率模式。[0019]非易失性存储器模块可以包括：易失性存储器装置，其适于存储通过共用数据总线从主机提供的数据，非易失性存储器装置，其适于备份存储在易失性存储器装置中的数据，以及控制器，其适于:通过监听通过共用控制总线从主机提供至各个易失性存储器装置的命令和地址分析存储在各个易失性存储器装置中的数据的有效区域;基于分析的结果在易失性存储器装置之中选择具有数据的有效区域的一个或多个易失性存储器装置;当主机电源故障时将选择的易失性存储器装置的数据备份至非易失性存储器装置中。[0020]根据本发明的实施例，有可能在非易失性双列直插式存储器模块中利用数量减小的总线的信号线单独地访问易失性存储器装置，并且当主机的电源发生故障时有可能对有效区域的数据执行备份操作。附图说明[0021]图1A和图1B是说明根据常规技术的在控制器和存储器装置之间的总线连接的示例的框图。[0022]图2是帮助描述易失性存储器装置中PDA模式下模式寄存器组MRS的操作的定时图的示例。[0023]图3是帮助描述易失性存储器装置的命令地址延迟CAL的定时图的示例。[0024]图4是说明根据实施例的双列直插式存储器模块DIMM的基本配置的框图。[0025]图5是帮助描述图4所示的DIMM的操作的流程图的示例。[0026]图6是帮助描述图5的操作512和513的定时图的示例。[0027]图7A和7B是帮助描述图5的操作521和522的定时图的示例。[0028]图8是帮助描述当易失性存储器装置41〇_〇和41〇_1的命令地址延迟CAL的值中的差值dCAL等于或大于tRCD且小于tRP时的优点的定时图的示例。[0029]图9是说明根据实施例的非易失性双列直插式存储器模块NVDIMM的示例的配置简图。_[0030]图10是说明根据另一实施例的NVDIMM的示例的配置简图。[0031]图11是帮助描述根据实施例的NVDIMM中备份操作的流程图的示例。[0032]图12是帮助描述根据实施例的NVDIMM中恢复操作的流程图的示例。[0033]图13是帮助描述根据实施例的NVDMM中电源关闭中断操作的流程图的示例。[0034]图14是说明根据另一实施例的NVDIMM的示例的配置简图。[0035]图15是帮助描述图14的实施例中的备份操作的流程图的示例。[0036]图16是帮助描述图14的实施例中的另一备份操作的流程图的示例。具体实施方式[0037]下面将参照附图更详细地描述各个实施例。然而，本发明可体现为不同的形式且不应解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将更彻底和完整并向本领域技术人员充分传达本发明的范围。在整个公开中，在本发明的各附图和实施例中相似的参考标号始终指代相似的部件。[0038]本发明涉及一种非易失性双列直插式存储器模块，其中控制器可利用数量减少的信号线单独地访问共享数据总线和控制总线的易失性存储器装置。在下文中，为了便于理解根据实施例的非易失性双列直插式存储器模块，将对整个系统的详细配置顺序地进行描述。[0039]易失性存储器装置的单个DRAM可寻址性PDA模式[0040]首先，将描述易失性存储器装置的PDA模式和命令地址延迟CAL。[0041]图2是帮助描述易失性存储器装置中PDAfe式下模式寄存器设置mrs的操作的定时图的示例。[0042]在PDA模式下，对于每个易失性存储器装置执行独立的模式寄存器设置操作。当PDA模式被设置时，所有模式寄存器设置命令的有效性可以根据第0个数据焊盈dajapadDQO的信号电平来确定。如果在写入延迟帆=AL+CWL，其中WL表示写入延迟，AL表示附加延迟，CWL表示CAS写入延迟后，第〇个数据焊盘DQ0的信号电平为’〇’，则应用的所有模式寄存器设置命令可被确定为有效，并且如果第0个数据焊盘DQ0的信号电平为’1’，则应用的所有模式寄存器设置命令可被确定为无效并可被忽略。[0043]参照图2,在时间点201处，模式寄存器设置命令MRS被应用到易失性存储器装置。在时间点201经过对应于写入延迟WL=AL+CWL的时间的时间点202处，第0个数据焊盘DQ0的信号电平转变为“〇，，并保持预定的时间段。因此，在时间点201应用的模式寄存器设置命令MRS被确定为有效，并且在从时间点203的模式寄存器设置命令周期时间（图2中表不为“tMRD_PDA”）期间，通过使用与模式寄存器设置命令MRS—起输入的地址未示出）来执行易失性存储器装置的设置操作。[0044]如果第0个数据焊盘DQ0的信号电平在时间点2〇2被连续保持为“1”，则在时间点201应用的模式寄存器设置命令MRS被确定为无效，并因此被忽略。也就是说，并不执行易失性存储器装置的设置操作。[0045]易失性存储器装置的命令地址延迟CAL[0046]图3是帮助描述易失性存储器装置的CAL的定时图的示例。[0047]CAL表示片选信号CS和通过控制总线CMDADDR_BUS传输的控制信号之中的其余信号之间的时间差。当CAL被设置时，易失性存储器装置仅将从片选信号CS的启用时间开始经过对应于CAL的时间之后输入的控制信号确定为有效。CAL的值可以通过模式寄存器设置MRS来设置。[0048]图3示出当CAL被设置成3个时钟周期时的操作。在时间点301后经过3个时钟并且片选信号CS被启用为低电平时的时间点302处，不同于片选信号CS的命令CMD和地址ADDR被应用到易失性存储器装置。然后，非易失性存储器装置可认为在时间点3〇2处应用的命令CMD和地址ADDR有效。如果命令CMD和地址ADDR在与片选信号CS被启用的时间点301相同的时间点或从片选信号CS被启用的时间点301经过1个时钟或2个时钟的时间点被应用至易失性存储器装置，则易失性存储器装置不会认为命令CMD和地址ADDR有效。[0049]由于命令CMD和地址ADDR也在从时间点303和305经过对应于CAL的时间（3个时钟）的时间点304和306并且片选信号CS被启用时应用，所以在时间点304和306处应用的命令CMD和地址ADDR可被易失性存储器装置认为有效。[0050]双列直插式存储器模块DIMM的基本配置[0051]图4是说明根据实施例的DIMM的基本配置的框图。[0052]参照图4，DIMM可以包括控制器400、第一易失性存储器装置410_0、第二易失性存储器装置410_1、控制总线CMDADDR_BUS以及数据总线DATA_BUS。[0053]控制信号通过控制总线CMDADDR_BUS从控制器400传输至易失性存储器装置410_0和410_1。控制信号可以包括命令CMD、地址ADDR和时钟CK。命令CMD可以包括多个信号。例如，命令CMD可以包括激活信号ACT、行地址选通信号RAS、列地址选通信号CAS和片选信号CS。虽然片选信号CS是包含在命令CMD中的信号，但片选信号CS在附图中被单独示出以表示共享相同的片选信号CS的易失性存储器装置410_0和410_1。地址ADDR可以包括多个信号。例如，地址ADDR可以包括多位存储体组地址，多位存储体地址和多位正常地址。时钟CK可以从控制器400被传输到易失性存储器装置41〇_〇和41〇_1，用于易失性存储器装置410_0和410_1的同步操作。时钟CK可以包括时钟CK_t和通过反转时钟CK_t获得的时钟条CK_c的差分法来传输。[0054]数据总线DATA_BUS可以在控制器400与易失性存储器装置410J和410」之间传输多位数据DATA0至DATA3。各自易失性存储器装置410_0和410_1设有分别与数据总线DATA_BUS的数据线DATA0至DATA3联接的数据焊盘DQ0至DQ3。各自易失性存储器装置410J和410_1的特定的数据焊盘诸如数据焊盘DQ0可被联接至不同的数据线DATA0至DATA1。指定的数据焊盘DQ0可以用于设置识别控制总线CMDADDR_BUS上的控制信号的延迟。[0055]控制器400可以通过控制总线CMDADDR_BUS控制易失性存储器装置410_0和410_1，并且可以通过数据总线DATA_BUS与易失性存储器装置410_0和410_1交换数据。控制器400可被设置在DmM中，可以将用于允许易失性存储器装置41〇_〇和410_1识别控制总线CMDADDR_BUS上的信号的延迟设置成不同的值，并且可以通过使用延迟访问易失性存储器装置410_0和410_1之间所需的易失性存储器装置。这将参照图5至图7B在下文中详细说明。[0056]第一易失性存储器装置410_0和第二易失性存储器装置410j可以共享控制总线CMDADDR_BUS和数据总线DATA_BUS。第一易失性存储器装置410_0和第二易失性存储器装置410j还可共享片选信号CS。第一易失性存储器装置410_0和第二易失性存储器装置41〇_1可设置有用于通过控制总线CMDADDR_BUS传输的控制信号的不同延迟。延迟可以指参考信号例如片选信号CS与控制总线CMDADDR_BUS上的信号中的其余信号CMD和ADDR之间的时间差。由于第一易失性存储器装置410_0和第二易失性存储器装置410_1相对于控制总线CMDADDR_BUS被设置有不同延迟的事实，第一易失性存储器装置410_0和第二易失性存储器装置410_1可通过控制器400单独地访问，这将参照图5至图7B在下文中详细说明。[0057]如从图4可以看出，用于识别第一易失性存储器装置410J和第二易失性存储器装置410_1的任何信号传输线并不被单独分配给第一易失性存储器装置410_0和第二易失性存储器装置410_1。然而，控制器400可以分别地访问第一易失性存储器装置410_0和第二易失性存储器装置410_1，这将在下面进行描述。[0058]DIMM的基本CAL设置操作[0059]图5是帮助描述图4所示的DIMM的操作的流程图的示例。[0060]参照图5，DIMM的操作可被分为针对控制器400为通过第一非易失性存储器装置410_0的控制总线CMDADDR_BUS和第二非易失性存储器装置41U的控制总线CMDADDR_BUS传输的控制信号设置不同的延迟的步骤510以及针对控制器400分别访问第一非易失性存储器装置410_0和第二非易失性存储器装置410_1的步骤520。[0061]在步骤511处，控制器400可以控制第一易失性存储器装置410_0和第二易失性存储器装置410_1进入PDA模式。这可以通过应用对应于模式寄存器设置命令MRS的命令CMD和应用作为对应于PDA进入模式的组合的地址ADDR来实现。[0062]在步骤512处，第一易失性存储器装置41〇_〇的命令地址延迟CAL可被设置成0’。这可以在从命令CMD的应用时间经过写入延迟WLWL二AL+CWL之后通过下列操作来实现:将命令CMD应用为对应于模式寄存器设置命令MRS的组合、将地址ADDR应用为对应于CAL设置成“0”的组合以及将“〇”的信号电平应用至对应于第一易失性存储器装置410_0的第0个数据焊盘DQ0的第0个数据线DATA0。参照图6，可以确认用于将CAL设置成’〇’的命令地址CMDADDR在时间点601处被应用，当从时间点601经过对应于写入延迟WL的时间时，数据线DATA0在时间点602处具有’0’的电平。由于数据线DATA1在时间点602处具有“1”的电平，所以第二易失性存储器装置410_1忽略在时间点601处应用的命令CMD。[0063]在步骤513处，第二易失性存储器装置410j的命令地址延迟CAL可被设置成’3’。这可以在从命令CMD的应用时间经过写入延迟WLWL=AL+CWL之后通过下列操作来实现：将命令CMD应用为对应于模式寄存器设置命令MRS的组合、将地址ADDR应用为对应于CAL设置成“3”的组合以及将“〇”的信号电平应用至对应于第二易失性存储器装置41〇j的第〇个数据焊盘DQ0的第1个数据线DATA1。参照图6，用于将CAL设置成’3’的命令地址CMDADDR在时间点603处被应用，当从时间点603经过对应于写入延迟WL的时间时，数据线DATA1在时间点604处具有’0’的电平。由于数据线DATA0在时间点6〇4处具有T的电平，所以第一易失性存储器装置410_0忽略在时间点603处应用的命令CMD。如果易失性存储器装置410_0和410_1的延迟设置被完成，则PDA模式可以在步骤514处结束。[0064]由于第一易失性存储器装置410_0和第二易失性存储器装置410j的命令地址延迟CAL被彼此不同地设置，所以控制器400可以通过在步骤521处在片选信号CS的启用时间应用命令地址CMDADDR访问第一易失性存储器装置410J或者可以通过在步骤522处在从片选信号CS的启用时间3个时钟后应用命令地址CMDADDR访问第二易失性存储器装置410[0065]图7A和图7B是表示图5的操作521和522的定时图。参照图7A和图7B，在与片选信号CS的启用时间相同的时间点701、703、7〇5、7〇7、7〇9和711处应用的命令01©被第一易失性存储器装置410_0识别并操作第一易失性存储器装置410_0,在从片选信号CS的启用时间的3个时钟之后的时间点702、704、706、7〇8、710和712处应用的命令0^©被第二易失性存储器装置410j识别并操作第二易失性存储器装置410_1。在附图中，参考符号N0P表示其中未执行操作的非操作状态。[0066]在时间点701、702、703、704、707、708、709和710处的操作中，有可能仅访问第一易失性存储器装置410_0和第二易失性存储器装置410j中的一个易失性存储器装置。此外，在时间点705、706、711和712处的操作中，可通过在片选信号CS的启用时间应用有效命令CMD以及在从片选信号CS的启用时间的3个时钟之后应用有效命令CMD有可能访问第一易失性存储器装置410_0和第二易失性存储器装置410_1两者。[0067]根据参照图4至图7B以上描述的实施例，易失性存储器装置410_0和410_1共享控制总线CMDADDR_BUS和数据总线DATA_BUS，但相对于控制总线CMDADDR_BUS具有不同的延迟。控制器400可以通过改变通过控制总线CMDADDR_BUS应用的信号的延迟，访问在易失性存储器装置410_0和410j之间期望被访问的易失性存储器装置。因此，不需要单独地控制易失性存储器装置41〇_〇和410_1的附加线。[0068]虽然上述实施例例示了，易失性存储器装置410_0和410_1通过控制器400被设置成具有相对于控制总线CMDADDR_BUS不同的延迟，但这仅为了说明性的目的，将注意的是，易失性存储器装置410J和410j可以被编程为永久地具有不同的延迟。例如，当制造易失性存储器装置410_0和410_1时，易失性存储器装置410_0和410_1相对于控制总线CMDADDR_BUS的延迟可被固定，或者在制造易失性存储器装置410J和410_1之后，易失性存储器装置410_0和410_1相对于控制总线CMDADDR_BUS的延迟可通过永久设置例如使用熔丝电路设置被固定。[0069]此外，易失性存储器装置410_0和410_1之间的命令地址延迟CAL的差值可以等于或大于从行地址至列地址的延迟时间tRCD，即RAS到CAS延迟。另外，易失性存储器装置410_0和41Oj之间的命令地址延迟CAL的差值可以小于行预充电时间tRP。即，dCALCAL差值）彡tRCD,dCALtR⑶且dCALtRP〇[0122]当在步骤S1250处确定待恢复的数据不保留，为当主机的电源H0ST-VID和H0ST-VSS再次断电时做准备时，有必要确保非易失性存储器装置930的足够存储容量以在对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制改变到主机的存储器控制器9之前备份存储在第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的数据。[0123]在步骤S1260处，确定擦除块或空白块针对在非易失性存储器装置930中备份数据是否足够。例如，确定擦除块的量是否足以覆盖第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的整个容量或者目前存储在非易失性存储器装置930的第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的数据的使用量或有效范围。如果在非易失性存储器装置930中不存在足够的擦除块，则在步骤SIWO处，新的块在非易失性存储器装置930中被擦除。[0124]当在非易失性存储器装置930中存在足够的擦除块时，则在步骤Sl280处，对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制从NVDIMM900的控制器940被改变至主机的存储器控制器9,并且通电恢复操作被完成。[0125]此后，NVDIMM900可以通过主机的存储器控制器9使用，并且可以如上参照图11所述的步骤S1110的相同状态下操作。例如，用于第一组易失性存储器装置911至914的数据总线可以从第一数据总线DATA_BUS1被改变成第三数据总线DATA_BUS3_1至DATA_BUS3_4,用于第二组易失性存储器装置921至924的数据总线可以从第二数据总线DATA_BUS2被改变成第四数据总线DATA_BUS4_1至DATA_BUS4_4。[0126]断电中断操作[0127]图13是帮助描述根据实施例的NVDIMM900中的断电中断操作的流程图的示例。[0128]当电源故障检测器％0检测到主机的电源H0ST_VDD和H0ST_VSS发生故障或者主机的存储器控制器9指示备份操作时，断电备份操作如上参照图11被执行。就这一点而言，当执行断电备份操作时，主机的电源H0ST_VDD和H0ST_VSS可被恢复至正常状态并且来自主机的电源供应可被重新开始。因此，有必要中断备份操作并允许主机的存储器控制器9尽可能快地使用第一组易失性存储器装置911至914和第二组易失性存储器装置921至924。下面，将描述这种断电中断操作。[0129]在步骤SUIO处，执行如上参照图丨所述的断电备份操作。[0130]在步骤S1320处，确定在断电备份操作期间，主机的电源H0ST_VSS和H0ST_VDD是否被恢复。例如，当在断电备份操作期间，主机的电源H0ST_VDD和H0ST_VSS返回至正常状态并被供给至NVDIMM900或与其对应的信号从主机的存储器控制器9被接收时，可以确定在断电备份操作期间，主机的电源HOST_VDD和HOST_VSS得以恢复。[0131]在断电中断操作期间，由于NVDmM900尚未完成断电备份操作，所以NVDIMM900未被关闭并且第一组易失性存储器装置911至914和第二组易失性存储器装置921至924仍然将数据存储在其中。因此，可以不需要如在通电恢复操作中的数据恢复过程。然而，在步骤Sl：310的数据备份期间，存在非易失性存储器装置930的存储器页面被第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的数据占据的机会，因此不可能为主机的电源H0ST_VDD和H0ST_VSS再次发生故障做准备。因此，在确保非易失性存储器装置930中备份第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的数据的足够空间用于主机的电源H0ST_VDD和H0ST_VSS的故障再次发生之后，可有必要对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制被改变到主机的存储器控制器9。[0132]在步骤S1330处，确定擦除块或空块对于在非易失性存储器装置930中备份数据的是否足够。[0133]例如，确定擦除块的量是否足以覆盖第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的整个容量或者目前存储在非易失性存储器装置930的第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的数据的使用量或有效范围。[0134]当在非易失性存储器装置930中存在足够的擦除块时，在步骤S1340处，对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制从NVDMM900的控制器940改变至主机的存储器控制器9,并且主机的存储器控制器9可立即使用NVDIMM900。[0135]然而，当在非易失性存储器装置930中不存在足够的擦除块时，在步骤S1350处，新的块在非易失性存储器装置930中被擦除以为主机的电源H0ST_VDD和HOST_VSS的故障再次发生做准备。[0136]这里，从非易失性存储器装置930擦除的块可以包括从第一组易失性存储器装置911至914和第二组易失性存储器装置921至924备份的数据。当在断电中断操作而不是从一开始执行图11说明的整个断电备份操作期间，主机的电源H〇ST_VDD和HOST_VSS再次发生故障时，优先仅备份在擦除块中备份的数据然后重新开始在中断时间中断的备份操作是有利的，使得备份任务可被快速地实施，并且具有有限功率量的辅助电源1〇的应急电源EMG_VDD和EMG_VSS的消耗可得到降低。[0137]在步骤S1360处，确定用于将第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的数据备份在非易失性存储器装置930中的触发条件是否被满足。如上所述，触发条件可以是对主机的电源H0ST_VDD和H0ST_VSS的故障检测或来自主机的存储器控制器9的备份命令。当不满足触发条件时，过程返回至步骤Sl：330。[0138]当确定触发条件被满足时，在步骤S1310处备份然后在步骤S1350处被擦除的第一组易失性存储器装置911至914和第二组易失性存储器装置92丨至924的数据在步骤S1370处被再次备份。[0139]例如，可以假设在步骤S1310处，各自第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的目标易失性存储器装置911和921的数据被备份在非易失性存储器装置930中的擦除块中，然后在步骤S1350处，存储备份数据的块被擦除。因此，NVDI丽900的控制器M0可以将各自第一组易失性存储器装置則1至914和第二组易失性存储器装置921至924的目标易失性存储器装置911和921的命令地址延迟CAL设置成第五值例如0。然后，在将除了目标易失性存储器装置911和921之外的其余的易失性存储器装置的命令地址延迟CAL设置成第六值例如3之后，正在存储在步骤S1350处从非易失性存储器装置93〇擦除的数据的易失性存储器区域可以通过命令地址延迟CAL的设置值被选择并读取。在步骤S1370处，读取的数据被再次备份在非易失性存储器装置930中。在步骤S1370的选择性备份操作被完成之后，在步骤S1380处，在断电中断操作的启用时间中断的断电备份操作可被重新开始。[OMO]NVDIMM的命令地址监听[0141]图14是说明根据另一实施例的NVDIMM的示例的配置简图。图14是帮助描述NVDIMM的命令地址监听操作的概念图。为了便于理解本实施例，仅示出NVDI丽的内部配置。主机的存储器控制器9、主机的存储器控制器9和第一组易失性存储器装置911至914和第二组易失性存储器装置921至924、非易失性存储器装置930之间的联接关系以及非易失性存储器装置93〇和控制器940之间的联接关系与图9所示相同。此外，图14的配置简图说明作为第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的DRAM，形成在第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的数据焊盘与图9中示出的数据焊盘相同。[0142]参照图14,控制器940可以包括命令地址监听逻辑1410和命令地址控制逻辑1420。命令地址监听逻辑1410可以接收并识别即监听用于从主机的存储器控制器9提供的用于第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的命令和地址。命令地址控制逻辑1420可为第一组易失性存储器装置911至914和第二组易失性存储器装置921至924提供命令和地址，从而控制第一组易失性存储器装置911至914和第二组易失性存储器装置921至924。[0143]从命令地址控制逻辑1420输出的控制器940的命令和地址通过多路复用器1450被传输到寄存器时钟驱动器RCD1440。寄存器时钟驱动器1440可以缓冲从主机的存储器控制器9或NVDI匪的控制器940提供的命令、地址和时钟，并且可以通过控制总线CMDADDR_BUS为第一组易失性存储器装置911至914和第二组易失性存储器装置921至924提供命令、地址和时钟。此外，寄存器时钟驱动器1440可具有恢复从主机的存储器控制器9或NVDIMM的控制器940提供的命令和地址的任何失真的功能。此后，将参照图15和图16描述通过命令地址监听执行断电备份操作的实施例。[0144]使用_1匪的命令地址监听的选择性备份操作[0145]图15是帮助描述图14的实施例中的备份操作的流程图的示例。[0146]当主机的电源H0ST_VDD和H0ST_VSS如上所述正常供电时，第一组易失性存储器装置911至914和第二组易失性存储器装置921至924被主机的存储器控制器9单独地控制。在步骤S1510处，NVD頂M的控制器940可以通过命令地址监听逻辑1410监听从主机的存储器控制器9输入到第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的命令和地址。[0147]在步骤S1520处，命令地址监听逻辑1410分析存储在第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的每个易失性存储器装置中的数据的有效区域（即数据被存储在易失性存储器中的区域）。命令地址监听逻辑1410可分析存储在各个易失性存储器装置中的数据的有效区域并积累分析结果，同时对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制通过主机的存储器控制器9来执行。[0148]在步骤S1530处，确定用于将第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的数据备份在非易失性存储器装置930中的触发条件是否被满足。如上所述，触发条件是用于将存储在第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的数据备份在非易失性存储区装置93〇中的条件。例如，对主机的电源HOST_VDD和HOST_VSS的故障检测或者对来自主机的存储器控制器9的备份操作的指示可以满足触发条件。[0149]当触发条件被满足时，具有数据的有效区域的易失性存储器装置基于步骤S1520的积累的分析结果在步骤S1540处被选择，并且在步骤S1550处，在所选择的易失性存储器装置中存储的数据被备份在非易失性存储器装置930中。[0150]例如，假定在步骤S1540处选择的易失性存储器装置是如上参照图11所述的各自第一组易失性存储器装置911至914和第二组易失性存储器装置921至似4的目标易失性存储器装置911和921。控制器940可以通过下列操作选择性地读取各个第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的目标易失性存储器装置911和921:将各自第一组易失性存储器装置911至914和第二组易失性存储器装置犯1至924的目标易失性存储器装置911和921的命令地址延迟CAL设置成第一值例如〇,并且将除了目标易失性存储器装置911和921之外的其余的易失性存储器装置912至914和922至924的命令地址延迟CAL设置成第二值例如3。读取的数据可被备份在非易失性存储器装置930中。[0151]当有效区域的数据被存储在共享相同的控制总线CMDADDR_BUS以及第一数据总线DATA_BUS1和第二数据总线DATA_BUS2的第一组易失性存储器装置911至914和第二组易失性存储器装置921至924之中的一些易失性存储器装置中时，仅有效区域的易失性存储器装置被选择，所选择的易失性存储器装置的命令地址延迟CAL可被顺序地设置成第一值，未选择的易失性存储器装置的命令地址延迟CAL可被设置成第二值。因此，通过仅备份有效区域的数据，可可能大幅缩短备份数据所需的时间。[0152]使用NVDIMM的命令地址监听的优先备份操作[0153]图16是帮助描述图14的实施例中另一备份操作的流程图的示例。[0154]当主机的电源H0ST_VDD和H0ST_VSS被正常供电时，第一组易失性存储器装置911至914和第二组易失性存储器装置921至924通过主机的存储器控制器9单独地控制。在步骤S1610处，NVD顶M的控制器940可以通过命令地址监听逻辑1410监听从主机的存储器控制器9输入到第一组易失性存储器装置911至914和第二组易失性存储器装置921至9¾的命令和地址。[0155]在步骤S1620处，命令地址监听逻辑1410分析在第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的每个易失性存储器装置中存储的数据的量。命令地址监听逻辑1410可分析在各个易失性存储器装置中存储的数据的量并积累分析结果，同时对第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的控制通过主机的存储器控制器9来执行。[0156]在步骤S1630处，确定用于将第一组易失性存储器装置911至914和第二组易失性存储器装置921至924的数据备份在非易失性存储器装置930中的触发条件是否被满足。触发条件是用于将第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中存储的数据备份在非易失性存储区装置930中的条件。对主机的电源H0ST_VDD和H0ST_VSS的故障检测或者对来自主机的存储器控制器9的备份操作的指示可以满足触发条件。[0157]当触发条件被满足时，在步骤S1640处，各自第一组易失性存储器装置911至914和第二组易失性存储器装置921至924可按照存储的数据的量被优先化，并且在步骤S1650处，在易失性存储器装置中存储的数据根据优先顺序被备份在非易失性存储器装置930中。[0158]例如，具有最大存储的数据量的易失性存储器装置是在第一组易失性存储器装置911至914中的易失性存储器装置912和第二组易失性存储器装置921至924中的易失性存储器装置922。控制器940可以通过将易失性存储器装置912和922的命令地址延迟CAL设置成第一值例如0,并且将其余的易失性存储器装置911、913、914和921、923、924的命令地址延迟CAL设置成第二值例如3选择性地读取具有最大存储的数据量的易失性存储器装置912和922。如上所述，读取的数据被备份在非易失性存储器装置930中。[0159]在步骤S1640处，备份操作可根据优先级设置针对各自第一组易失性存储器装置911至914和第二组易失性存储器装置921至924中的每个易失性存储器装置执行。[0160]如从以上描述显而易见的是，当NVDIMM900通过主机的电源HOST—VDD和HOST—VSS的故障和恢复执行数据的备份和恢复操作时，NVDIMM900的第一组易失性存储器装置911至914共享与控制器940通信的控制总线CMDADDR_BUS和第一数据总线DATA_BUS1，NVDI麵900的第二组易失性存储器装置921至924共享与控制器940通信的控制总线CMDADDR_BUS和第二数据总线DATA_BUS2。控制器940可以通过将命令地址延迟CAL设置成不同的值单独地访问第一组易失性存储器装置911至914备份和恢复数据。类似地，控制器940可以通过将命令地址延迟CAL设置成不同的值单独地访问第二组易失性存储器装置921至924备份和恢复数据。[0161]在一个或多个示例性实施例中，本文所描述的功能可在硬件、软件、固件或它们的任意组合中实现。如果在软件中实现，则功能可以作为机器可读介质即计算机程序产品诸如计算机可读介质上的一个或多个命令或代码被存储或传输。计算机可读介质包括通信介质，其包括计算机存储介质和便于计算机程序从一个位置传输到另一位置的任何介质。存储介质可以是可被计算机访问的任何可用介质。在非限制性示例中，这种计算机可读介质可以被RAM、ROM、EEPROM、CD-ROM，光盘存储器装置、磁盘存储器装置、磁存储器装置或计算机访问，并且可以包括可用于以命令或数据结构的形式携带或存储所需程序代码的任何介质。本文所用的磁盘和盘disc包括压缩盘CD、激光盘、光盘、数字多功能光盘DVD、软盘和蓝光光盘，其中磁盘通常重放数据磁性地但光盘光盘，其中磁盘通常通过磁性方式再现数据，而盘通过光学方式再现数据。它们的任意组合应包括在计算机可读介质的范围内。[0162]虽然已经描述了各个实施例用于说明的目的，但对于本领域技术人员将是显而易见的是，在不脱离如下述权利要求书限定的本发明的精神和范围的情况下可以作出各种变化和变型。

权利要求：1.一种非易失性存储器模块，其包括：共享传输数据的数据总线和传输命令和地址的控制总线的多个易失性存储器装置；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在所述多个易失性存储器装置中的数据备份至所述非易失性存储器装置中，并且在电源故障恢复时将备份在所述非易失性存储器装置中的数据恢复至所述多个易失性存储器装置中；所述控制器包括：命令地址监听逻辑，其适于监听从所述主机的存储器控制器输入的命令和地址并分析存储在各自易失性存储器装置中的数据的有效区域;以及命令地址控制逻辑，其适于基于所述命令地址监听逻辑的分析结果选择具有数据的有效区域的所述易失性存储器装置并将所选择的易失性存储备份到所述非易失性存储器装置中。2.根据权利要求1所述的非易失性存储器模块，其中所述命令地址控制逻辑将用于识别具有数据的有效区域的易失性存储器装置的命令地址延迟CAL设置成第一值并将其余的易失性存储器装置的命令地址延迟设置成不同于所述第一值的第二值。3.根据权利要求2所述的非易失性存储器模块，其中所述第二值大于所述第一值，所述第二值和所述第一值之间的差值等于或大于行地址到列地址的延迟时间，即tRCD:RAS到CAS延迟。4.根据权利要求3所述的非易失性存储器模块，其中所述第二值和所述第一值之间的差值小于行预充电时间tRP。5.根据权利要求1所述的非易失性存储器模块，其中所述命令地址控制逻辑包括：逻辑，其针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；逻辑，其在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和逻辑，其适于在所述非易失性存储器装置的新的存储器页面被写入之后将所述多个易失性存储器装置恢复至所述正常功率模式。n6.根据权利要求2所述的非易失性存储器模块，其中所述命令地址控制逻辑包括：逻辑，其适于针对所述多个非易失性存储器装置执行用于均句分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；逻辑，其适于在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器觅面被准备并写入;和_逻辑，其适于在所述非易失性存储器装置的新的存储器页面被写入之后将所述多个易失性存储器装置恢复至所述正常功率模式。、、7.根据权利要求3所述的非易失性存储器模块，其中所述命令地址控制逻辑包括：逻辑，其适于针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；逻辑，其适于在低功率模式下操作所述多个易失性存储器装置，其中所还多1易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和逻辑，其适于在所述非易失性存储器装置的新的存储器页面被写入之后将所述多个易失性存储器装置恢复至所述正常功率模式。8.根据权利要求4所述的非易失性存储器模块，其中所述命令地址控制逻辑:包括：逻辑，其适于针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；逻辑，其适于在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和逻辑，其适于在所述非易失性存储器装置的新的存储器页面被写入之后将所述多个易失性存储器装置恢复至所述正常功率模式。_9.一种用于操作非易失性存储器模块的方法，所述非易失性存储器模块包括:共享传输数据的数据总线和传输命令和地址的控制总线的多个易失性存储器装置;非易失性存储器装置;以及控制器，其根据主机电源的故障恢复将存储在所述易失性存储器装置中的数据备份至所述非易失性存储器装置或将备份在所述非易失性存储器装置中的数据恢复至所述多个易失性存储器装置中;所述方法包括：通过所述控制器监听从所述主机的存储器控制器输入至所述多个易失性存储器装置的命令和地址；分析命令和地址并分析存储在所述各自所述易失性存储器装置中的数据的有效区域；基于所述分析结果选择具有数据的有效区域的所述易失性存储器装置，并且当所述主机电源故障被检测到或所述主机的存储器控制器指示备份时将选择的易失性存储器备份至所述非易失性存储器装置中。10.根据权利要求9所述的方法，其中所述备份选择的易失性存储器包括：将用于识别具有所述数据的有效区域的易失性存储器装置的命令地址延迟CAL设置成第一值，和将其余的易失性存储器装置的命令地址延迟设置成不同于所述第一值的第二值。11.根据权利要求10所述的方法，其中所述第二值大于所述第一值，所述第二值和所述第一值之间的差值等于或大于行地址到列地址的延迟时间，即tRCD:RAS到CAS延迟。12.根据权利要求11所述的方法，其中所述第二值和所述第一值之间的差值小于行预充电时间tRP。13.根据权利要求9所述的方法，其中所述备份选择的易失性存储器包括：针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和在所述非易失性存储器装置的新的存储器页面被写入后将所述多个易失性存储器装置恢复至所述正常功率模式。14.根据权利要求10所述的方法，其中所述备份选择的易失性存储器包括：一针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和在所述非易失性存储器装置的新的存储器页面被写入之后将所述多个易失性存储器装置恢复至所述正常功率模式。15.根据权利要求11所述的方法，其中所述备份选择的易失性存储器包括：_针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和在所述非易失性存储器装置的新的存储器页面被写入后将所述多个易失性存储器装置恢复至所述正常功率模式。16.根据权利要求12所述的方法，其中所述备份选择的易失性存储包括：针对所述多个非易失性存储器装置执行用于均匀分布刷新周期的分布式刷新操作同时编程所述非易失存储器装置的存储器页面；在低功率模式下操作所述多个易失性存储器装置，其中所述多个易失性存储器装置使用低于正常功率模式的功率，同时所述非易失性存储器装置的新的存储器页面被准备并写入;和在所述非易失性存储器装置的新的存储器页面被写入后将所述多个易失性存储器装置恢复至所述正常功率模式。17.—种非易失性存储器模块，其包括：易失性存储器装置，其适于存储通过共用数据总线从主机提供的数据；非易失性存储器装置，其适于备份存储在所述易失性存储器装置中的数据；以及控制器，其适于：通过监听经由共用控制总线从所述主机提供给各自易失性存储器装置的命令和地址分析存储在所述各个易失性存储器装置中的数据的有效区域；基于所述分析的结果在所述易失性存储器装置之中选择具有所述数据的有效区域的一个或多个易失性存储器装置;和当所述主机的电源故障时将所选择的易失性存储器装置的数据备份到所述非易失性存储器装置中。18.根据权利要求17所述的非易失性存储器模块，其中在备份所述数据中，所述控制器将用于所选择的易失性存储器装置中的一个的命令地址延迟CAL设置成第一值并将所述易失性存储器装置中的其余的命令地址延迟设置成第二值。19.根据权利要求18所述的非易失性存储器模块，其中在备份所述数据中，所述控制器根据所述第一值和所述第一值的也置CAL拴制所述各自易失性存储器装置读取存储在其中的数据;和其中在备份所述数据中，所述控制器控制所述非易失性存储器装置存储从所述各自易失性存储器装置读取的数据。20.根据权利要求19所述的非易失性存储器模块，其中所述控制器进一步将用于所述易失性存储器装置中的一个的命令地址延迟CAL设置成第三值，将所述易失性存储器装置的其余一个的命令地址延迟设置成第四值;以及其中所述控制器根据所述第三值和所述第四值的丨戈置CAL进一步控制所述各自易失性存储器装置健紐在臟補失酿親中的数据。

百度查询： 爱思开海力士有限公司 非易失性存储器模块及其操作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD