申请/专利权人：深圳市华星光电技术有限公司

申请日：2018-06-15

公开（公告）日：2020-11-24

公开（公告）号：CN108598096B

主分类号：H01L27/12(20060101)

分类号：H01L27/12(20060101);H01L27/32(20060101);H01L21/77(20170101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.24#授权;2018.10.26#实质审查的生效;2018.09.28#公开

摘要：本发明提供一种TFT阵列基板及其制作方法。该TFT阵列基板的源极、漏极、第一栅极及第二栅极均形成于绝缘层上，即位于同一平面，因此可以采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。

主权项：1.一种TFT阵列基板，其特征在于，包括衬底基板10、设于所述衬底基板10上的导电层20、设于所述导电层20上的绝缘层30、设于所述绝缘层30上的有源层40、设于所述绝缘层30上并分别与所述有源层40两端接触的源极51和漏极52以及设于所述绝缘层30上并分别位于源极51和漏极52外围的第一栅极53和第二栅极54；所述第一栅极53和第二栅极54分别通过贯穿所述绝缘层30的第一过孔31和第二过孔32与导电层20接触；所述源极51、漏极52、第一栅极53及第二栅极54采用同一道光罩同时制作；所述有源层40包括沟道区41以及分别位于沟道区41两侧的源极接触区42和漏极接触区43；所述源极51与源极接触区42接触；所述漏极52与漏极接触区43接触；所述第一栅极53与源极51之间的距离小于所述沟道区41的宽度；所述第二栅极54与漏极52之间的距离小于所述沟道区41的宽度。

全文数据：TFT阵列基板及其制作方法技术领域[0001]本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制作方法。背景技术[0002]随着显示技术的发展，液晶显示器LiquidCrystalDisplay，LCD等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。[0003]现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组backlightmodule。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线透射出来产生画面。[0004]相比于传统TFT材质屏幕，有源矩阵有机发光二极管ActiveMatrixOrganicLightEmittingDiode,AMOLEDAMOLED屏幕因其响应速度快，自发光，显示效果优异以及更低电能消耗的优点而越来越得到用户的青睐。而有源矩阵液晶显示（ActiveMatrixLiquidCrystalDisplay，AMLCD因其具有抗振、防电磁干扰、画质稳定，适应温度范围广而广泛用于军事、电信、电力、石油、化工、冶金、机械、数控、医疗、交通、仪器仪表、航空航天及各类现场控制监视等方面。然而，传统的单栅极器件结构因其较低的迀移率，从而在AMOLED屏幕和AMLCD等大面积分辨率方面的应用受到了限制。[0005]为了满足大面积高分辨率的要求，通常采用双栅极器件结构以提高迀移率，双栅极器件结构相对于单栅极器件结构来说，由于其顶栅和底栅不在一个平面，在生产制作时会多使用一道光罩，生产成本高，生产时间长。发明内容[0006]本发明的目的在于提供一种TFT阵列基板，能够采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，提高TFT器件电学性能。[0007]本发明的另一目的在于提供一种TFT阵列基板的制作方法，能够采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，提高TFT器件电学性能。[0008]为实现上述目的，本发明首先提供一种TFT阵列基板，包括衬底基板、设于所述衬底基板上的导电层、设于所述导电层上的绝缘层、设于所述绝缘层上的有源层、设于所述绝缘层上并分别与所述有源层两端接触的源极和漏极以及设于所述绝缘层上并分别位于源极和漏极外围的第一栅极和第二栅极；[0009]所述第一栅极和第二栅极分别通过贯穿所述绝缘层的第一过孔和第二过孔与导电层接触；[0010]所述源极、漏极、第一栅极及第二栅极采用同一道光罩同时制作。[0011]所述TFT阵列基板还包括覆盖所述有源层、绝缘层、源极、漏极、第一栅极及第二栅极的保护层，以及设于所述保护层上的像素电极;所述像素电极通过贯穿所述保护层的第三过孔与漏极接触。[0012]所述导电层的材料为钼、铜和铝中的一种或者多种；所述导电层的厚度为400-1500A;所述绝缘层的材料为氧化硅和氮化硅中的一种或两种的组合;所述绝缘层的厚度为1500-4000A;[0013]所述有源层的材料为IGZ0;所述有源层的厚度小于500人；[0014]所述源极、漏极、第一栅极及第二栅极的材料均为铝、铜、钼、钛中的一种或多种；所述源极、漏极、第一栅极及第二栅极的厚度均为400-1500A。[0015]所述保护层的材料为氧化硅和氮化硅中的一种或两种的组合;所述保护层的厚度为1500-4000Λ;所述像素电极的材料为ITO。[0016]所述有源层包括沟道区以及分别位于沟道区两侧的源极接触区和漏极接触区；所述源极与源极接触区接触;所述漏极与漏极接触区接触。[0017]所述第一栅极与源极之间的距离小于所述沟道区的宽度;所述第二栅极与漏极之间的距离小于所述沟道区的宽度。[0018]所述沟道区的宽度为3-5um〇[0019]本发明提供一种TFT阵列基板的制作方法，包括如下步骤：[0020]步骤S1、提供一衬底基板，采用物理气相沉积法在所述衬底基板上依次形成导电层和绝缘层；[0021]步骤S2、采用物理气相沉积法在所述绝缘层上沉积形成氧化物半导体层，通过黄光、蚀刻制程对所述氧化物半导体层进行图案化处理，得到位于所述绝缘层上的有源层及贯穿所述绝缘层并分别位于所述有源层两侧的第一过孔和第二过孔；[0022]步骤S3、在所述绝缘层及有源层上沉积一金属层，利用黄光、刻蚀制程通过同一道光罩对所述金属层进行图案化处理，形成位于所述绝缘层上并分别与所述有源层两端接触的源极和漏极，以及设于所述绝缘层上并分别位于源极和漏极外围的第一栅极和第二栅极;所述第一栅极和第二栅极分别通过第一过孔和第二过孔与导电层接触；[0023]步骤S4、采用化学气相沉积法形成覆盖所述有源层、绝缘层、源极、漏极、第一栅极及第二栅极的保护层；[0024]步骤S5、采用光刻制程在所述保护层上挖孔，形成贯穿所述保护层并暴露出漏极的第三过孔;在所述保护层上沉积透明导电层，对所述透明导电层进行图案化处理，形成像素电极，并对所述像素电极进行退火处理;所述像素电极经由第三过孔与所述漏极相接触。[0025]所述导电层的材料为钼、铜和铝中的一种或者多种；所述导电层的厚度为400-1500A;所述绝缘层的材料为氧化硅和氮化硅中的一种或两种的组合;所述绝缘层的厚度为1500-4000A;[0026]所述有源层的材料为IGZ0;所述有源层的厚度小于500A;[0027]所述源极、漏极、第一栅极及第二栅极的材料均为铝、铜、钼、钛中的一种或多种；所述源极、漏极、第一栅极及第二栅极的厚度均为400-1500A;[0028]所述保护层的材料为氧化硅和氮化硅中的一种或两种的组合;所述保护层的厚度为1500-4000A;所述像素电极的材料为ITO;[0029]所述退火处理的温度为200_450°C。[0030]所述有源层包括沟道区以及分别位于沟道区两侧的源极接触区和漏极接触区；所述源极与源极接触区接触;所述漏极与漏极接触区接触；[0031]所述第一栅极与源极之间的距离小于所述沟道区的宽度;所述第二栅极与漏极之间的距离小于所述沟道区的宽度;所述沟道区的宽度为3-5um。[0032]本发明的有益效果:本发明的TFT阵列基板的源极、漏极、第一栅极及第二栅极均形成于绝缘层上，即位于同一平面，因此可以采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。本发明的TFT阵列基板的制作方法，能够采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。附图说明[0033]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。[0034]附图中，[0035]图1为本发明的TFT阵列基板的结构示意图；[0036]图2为本发明的TFT阵列基板的制作方法的流程图；[0037]图3为本发明的TFT阵列基板的制作方法步骤Sl的示意图；[0038]图4为本发明的TFT阵列基板的制作方法步骤S2的示意图；[0039]图5为本发明的TFT阵列基板的制作方法步骤S3的示意图；[0040]图6为本发明的TFT阵列基板的制作方法步骤S4的示意图；[0041]图7为本发明的TFT阵列基板的制作方法步骤S5的示意图。具体实施方式[0042]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。[0043]请参阅图1，本发明提供一种TFT阵列基板，包括衬底基板10、设于所述衬底基板10上的导电层20、设于所述导电层20上的绝缘层30、设于所述绝缘层30上的有源层40、设于所述绝缘层30上并分别与所述有源层40两端接触的源极51和漏极52以及设于所述绝缘层30上并分别位于源极51和漏极52外围的第一栅极53和第二栅极54;[0044]所述第一栅极53和第二栅极54分别通过贯穿所述绝缘层30的第一过孔31和第二过孔32与导电层20接触；[0045]所述源极51、漏极52、第一栅极53及第二栅极54采用同一道光罩同时制作。[0046]需要说明的是，本发明的源极51、漏极52、第一栅极53及第二栅极54均形成于绝缘层30上，即位于同一平面，因此可以采用同一道光罩同时制作源极51、漏极52、第一栅极53及第二栅极54,以节约生产成本及生产时间，并且第一栅极53与源极51之间以及第二栅极54与漏极52之间均会形成一个等效电容，通过调节第一栅极53与源极51之间的距离以及第二栅极54与漏极52之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。[0047]具体的，所述TFT阵列基板还包括覆盖所述有源层40、绝缘层30、源极51、漏极52、第一栅极53及第二栅极54的保护层60,以及设于所述保护层60上的像素电极70;所述像素电极70通过贯穿所述保护层60的第三过孔61与漏极52接触。[0048]具体的，所述导电层20的材料为钼、铜和铝中的一种或者多种，即导电层20可以为单独的一层金属薄膜层，也可以为多种金属薄膜层组合的复合金属薄膜层;所述导电层20的厚度为400-1500A;所述绝缘层30的材料为氧化硅和氮化硅中的一种或两种的组合，即绝缘层30可以为单独的氧化硅层或氮化硅层，也可以为氧化硅层和氮化硅层形成的复合层;所述绝缘层30的厚度为1500-4000美；[0049]具体的，所述有源层40的材料为氧化铟镓锌（IGZO;所述有源层40的厚度小于SOOA；[0050]具体的，所述源极51、漏极52、第一栅极53及第二栅极54的材料均为铝、铜、钼、钛中的一种或多种;所述源极51、漏极52、第一栅极53及第二栅极54的厚度均为400-!.500A。[0051]具体的，所述保护层60的材料为氧化硅和氮化硅中的一种或两种的组合，即保护层60可以为单独的氧化硅层或氮化硅层，也可以为氧化硅层和氮化硅层形成的复合层;所述保护层60的厚度为1500-4000A;所述像素电极70的材料为氧化铟锡ITO。[0052]具体的，所述有源层40包括沟道区41以及分别位于沟道区41两侧的源极接触区42和漏极接触区43;所述源极51与源极接触区42接触;所述漏极52与漏极接触区43接触。[0053]优选的，所述第一栅极53与源极51之间的距离小于所述沟道区41的宽度;所述第二栅极54与漏极52之间的距离小于所述沟道区41的宽度，有利于提高TFT器件电学性能。[0054]优选的，所述沟道区41的宽度为3-5um〇[0055]请参阅图2,基于上述TFT阵列基板，本发明还提供一种TFT阵列基板的制作方法，包括如下步骤：[0056]步骤S1、请参阅图3,提供一衬底基板10,采用物理气相沉积法在所述衬底基板10上依次形成导电层20和绝缘层30;[0057]步骤S2、请参阅图4,采用物理气相沉积法在所述绝缘层30上沉积形成氧化物半导体层，通过黄光、蚀刻制程对所述氧化物半导体层进行图案化处理，得到位于所述绝缘层30上的有源层40及贯穿所述绝缘层30并分别位于所述有源层40两侧的第一过孔31和第二过孔32;[0058]步骤S3、请参阅图5,在所述绝缘层30及有源层40上沉积一金属层，利用黄光、刻蚀制程通过同一道光罩对所述金属层进行图案化处理，形成位于所述绝缘层30上并分别与所述有源层40两端接触的源极51和漏极52,以及设于所述绝缘层30上并分别位于源极51和漏极52外围的第一栅极53和第二栅极54;所述第一栅极53和第二栅极54分别通过第一过孔31和第二过孔32与导电层20接触；[0059]步骤S4、请参阅图6,采用化学气相沉积法形成覆盖所述有源层40、绝缘层30、源极51、漏极52、第一栅极53及第二栅极54的保护层60;[0060]步骤S5、请参阅图7,采用光刻制程在所述保护层60上挖孔，形成贯穿所述保护层60并暴露出漏极52的第三过孔61;在所述保护层60上沉积透明导电层，对所述透明导电层进行图案化处理，形成像素电极70,并对所述像素电极70进行退火处理;所述像素电极70经由第三过孔61与所述漏极52相接触。[0061]需要说明的是，本发明通过采用同一道光罩同时制作源极51、漏极52、第一栅极53及第二栅极54,使源极51、漏极52、第一栅极53及第二栅极54均形成于绝缘层30上，即位于同一平面，以节约生产成本及生产时间，并且第一栅极53与源极51之间以及第二栅极54与漏极52之间均会形成一个等效电容，通过调节第一栅极53与源极51之间的距离以及第二栅极54与漏极52之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。[0062]具体的，所述TFT阵列基板还包括覆盖所述有源层40、绝缘层30、源极51、漏极52、第一栅极53及第二栅极54的保护层60,以及设于所述保护层60上的像素电极70;所述像素电极70通过贯穿所述保护层60的第三过孔61与漏极52接触。[0063]具体的，所述退火处理的温度为200-450°C。[0064]具体的，所述导电层20的材料为钼、铜和铝中的一种或者多种，即导电层20可以为单独的一层金属薄膜层，也可以为多种金属薄膜层组合的复合金属薄膜层;所述导电层20的厚度为400-1500A;所述绝缘层30的材料为氧化硅和氮化硅中的一种或两种的组合，即绝缘层30可以为单独的氧化硅层或氮化硅层，也可以为氧化硅层和氮化硅层形成的复合层;所述绝缘层30的厚度为1500-4000人；[0065]具体的，所述有源层40的材料为氧化铟镓锌;所述有源层40的厚度小于500人；[0066]具体的，所述源极51、漏极52、第一栅极53及第二栅极54的材料均为铝、铜、钼、钛中的一种或多种;所述源极51、漏极52、第一栅极53及第二栅极54的厚度均为400-丨50A。[0067]具体的，所述保护层60的材料为氧化硅和氮化硅中的一种或两种的组合，即保护层60可以为单独的氧化硅层或氮化硅层，也可以为氧化硅层和氮化硅层形成的复合层;所述保护层60的厚度为1500-4000A;所述像素电极70的材料为氧化铟锡。[0068]具体的，所述有源层40包括沟道区41以及分别位于沟道区41两侧的源极接触区42和漏极接触区43;所述源极51与源极接触区42接触;所述漏极52与漏极接触区43接触。[0069]优选的，所述第一栅极53与源极51之间的距离小于所述沟道区41的宽度;所述第二栅极54与漏极52之间的距离小于所述沟道区41的宽度，有利于提高TFT器件电学性能。[0070]综上所述，本发明的TFT阵列基板的源极、漏极、第一栅极及第二栅极均形成于绝缘层上，即位于同一平面，因此可以采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。本发明的TFT阵列基板的制作方法，能够采用同一道光罩同时制作源极、漏极、第一栅极及第二栅极，以节约生产成本及生产时间，并且第一栅极与源极之间以及第二栅极与漏极之间均会形成一个等效电容，通过调节第一栅极与源极之间的距离以及第二栅极与漏极之间的距离，能够有效地对TFT器件的阈值电压和亚阈值摆幅进行适当的调控，提高TFT器件电学性能。[0071]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

权利要求：1.一种TFT阵列基板，其特征在于，包括衬底基板（10、设于所述衬底基板（10上的导电层20、设于所述导电层20上的绝缘层30、设于所述绝缘层30上的有源层40、设于所述绝缘层（30上并分别与所述有源层40两端接触的源极51和漏极52以及设于所述绝缘层30上并分别位于源极51和漏极52外围的第一栅极53和第二栅极54;所述第一栅极53和第二栅极54分别通过贯穿所述绝缘层30的第一过孔31和第二过孔32与导电层20接触；所述源极51、漏极52、第一栅极53及第二栅极54采用同一道光罩同时制作。2.如权利要求1所述的TFT阵列基板，其特征在于，还包括覆盖所述有源层40、绝缘层30、源极51、漏极52、第一栅极53及第二栅极54的保护层60，以及设于所述保护层60上的像素电极70;所述像素电极70通过贯穿所述保护层60的第三过孔61与漏极52接触。3.如权利要求1所述的TFT阵列基板，其特征在于，所述导电层20的材料为钼、铜和铝中的一种或者多种;所述导电层20的厚度为^所述绝缘层30的材料为氧化硅和氮化硅中的一种或两种的组合;所述绝缘层30的厚度为所述有源层40的材料为IGZO;所述有源层40的厚度小于所述源极51、漏极52、第一栅极53及第二栅极54的材料均为铝、铜、钼、钛中的一种或多种；所述源极（51、漏极（52、第一栅极（53及第二栅极（54的厚度均为4.如权利要求2所述的TFT阵列基板，其特征在于，所述保护层60的材料为氧化硅和氮化硅中的一种或两种的组合；所述保护层（60的厚度为所述像素电极70的材料为ΙΤ0。5.如权利要求1所述的TFT阵列基板，其特征在于，所述有源层40包括沟道区（41以及分别位于沟道区41两侧的源极接触区42和漏极接触区43;所述源极51与源极接触区42接触;所述漏极52与漏极接触区43接触。6.如权利要求5所述的TFT阵列基板，其特征在于，所述第一栅极53与源极51之间的距离小于所述沟道区（41的宽度;所述第二栅极54与漏极52之间的距离小于所述沟道区41的宽度。7.如权利要求5所述的TFT阵列基板，其特征在于，所述沟道区41的宽度为3-5um。8.—种TFT阵列基板的制作方法，其特征在于，包括如下步骤：步骤S1、提供一衬底基板（10，采用物理气相沉积法在所述衬底基板（10上依次形成导电层20和绝缘层30;步骤S2、采用物理气相沉积法在所述绝缘层（30上沉积形成氧化物半导体层，通过黄光、蚀刻制程对所述氧化物半导体层进行图案化处理，得到位于所述绝缘层30上的有源层40及贯穿所述绝缘层30并分别位于所述有源层40两侧的第一过孔31和第二过孔32;步骤S3、在所述绝缘层30及有源层40上沉积一金属层，利用黄光、刻蚀制程通过同一道光罩对所述金属层进行图案化处理，形成位于所述绝缘层30上并分别与所述有源层40两端接触的源极51和漏极52，以及设于所述绝缘层30上并分别位于源极51和漏极52外围的第一栅极53和第二栅极54;所述第一栅极53和第二栅极54分别通过第一过孔31和第二过孔32与导电层20接触；步骤S4、采用化学气相沉积法形成覆盖所述有源层40、绝缘层（30、源极51、漏极52、第一栅极53及第二栅极54的保护层60;步骤S5、采用光刻制程在所述保护层60上挖孔，形成贯穿所述保护层60并暴露出漏极52的第三过孔61;在所述保护层60上沉积透明导电层，对所述透明导电层进行图案化处理，形成像素电极70，并对所述像素电极70进行退火处理;所述像素电极70经由第三过孔61与所述漏极52相接触。9.如权利要求8所述的TFT阵列基板的制作方法，其特征在于，所述导电层（20的材料为钼、铜和铝中的一种或者多种;所述导电层20的厚度为，；所述绝缘层30的材料为氧化硅和氮化硅中的一种或两种的组合；所述绝缘层（30的厚度为所述有源层40的材料为IGZO;所述有源层40的厚度小于；所述源极51、漏极52、第一栅极53及第二栅极54的材料均为铝、铜、钼、钛中的一种或多种；所述源极（51、漏极（52、第一栅极（53及第二栅极（54的厚度均为所述保护层60的材料为氧化硅和氮化硅中的一种或两种的组合;所述保护层60的厚度为；所述像素电极70的材料为ΙΤ0;所述退火处理的温度为200-450°C。10.如权利要求8所述的TFT阵列基板的制作方法，其特征在于，所述有源层40包括沟道区（41以及分别位于沟道区（41两侧的源极接触区（42和漏极接触区（43;所述源极51与源极接触区42接触;所述漏极52与漏极接触区43接触；所述第一栅极53与源极51之间的距离小于所述沟道区（41的宽度;所述第二栅极54与漏极52之间的距离小于所述沟道区（41的宽度;所述沟道区（41的宽度为3-5um。

百度查询： 深圳市华星光电技术有限公司 TFT阵列基板及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD