申请/专利权人：深圳市汇顶科技股份有限公司

申请日：2018-11-20

公开（公告）日：2020-11-24

公开（公告）号：CN109644243B

主分类号：H04N5/369(20110101)

分类号：H04N5/369(20110101);H04N5/378(20110101);H01L27/146(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.24#授权;2019.05.10#实质审查的生效;2019.04.16#公开

摘要：本申请公开了一种影像感测器及其像素电路，所述像素电路、反相输入电路、主动负载及信号读取电路；其中每一像素电路包括光感测组件、传送开关、重置开关以及单位增益缓冲器。述传送开关串接于光感测组件与所述传送开关之间；所述单位增益缓冲器连接至所述传送开关与所述重置开关之间的连接节点；所述信号取电路通过所述单位增益缓冲器读取所述光感测组件的感测信号。由于所述单位增益缓冲器的输出信号跟随输入信号变动而变动，使得输出信号与输入信号之间呈线性关系；因此，每一像素电路的光电转换曲线即呈线性关系。

主权项：1.一种像素电路，其特征在于，包括：光感测组件；重置开关，连接至第一参考电压；传送开关，串接于所述光感测组件与所述重置开关之间；以及单位增益缓冲器，包括：电流源，用来提供电流给所述单位增益缓冲器；主动负载；非反相输入电路，包括非反相输入端，所述非反相输入端连接至所述传送开关与所述重置开关之间的连接节点，所述非反相输入电路包括：第一晶体管，其栅极连接至所述非反相输入端，其漏极连接至所述主动负载；以及第二晶体管，其栅极连接选择信号，其漏极连接至所述第一晶体管的源极，其源极连接至所述电流源；反相输入电路，包括反相输入端；以及其中所述主动负载，包括输出端，所述输出端连接至所述反相输入端，且所述主动负载连接所述非反相输入电路与所述反相输入电路。

全文数据：像素电路及相关影像感测器技术领域本申请涉及像素电路，尤其涉及一种具有较佳线性度的像素电路及相关影像感测器。背景技术影像感测器由多个像素电路构成，以4T-CISCOMSImageSensor的像素电路为例，其包括有光感测组件以及4颗晶体管，其中4颗晶体依功能区别分别是作为传送开关、重置开关、源跟随器sourcefollower、选择开关，将光感测组件曝光后产生的感测信号传送出去。目前所述4T-CIS像素电路因为所述源跟随器的体效应bodyeffect，造成光电转换曲线呈非线性。为了获得线性度更佳的光电转换曲线，影像感测器的像素电路有必要进一步提出解决方案。发明内容本申请的目的之一在于公开一种像素电路及相关影像感测器来解决上述问题。本申请的一实施例公开了一种像素电路，其中所述像素电路包括光感测组件、重置开关、传送开关及单位增益缓冲器；其中传送开关串接于所述光感测组件与所述重置开关之间。所述传送开关串接于光感测组件与所述传送开关之间。所述单位增益缓冲器包括：非反相输入电路、反相输入电路及主动负载。所述非反相输入电路包括非反相输入端，所述非反相输入端连接至所述传送开关与所述重置开关的连接节点；所述反相输入电路包括反相输入端；所述主动负载包括输出端，所述输出端连接至所述反相入端，且所述主动负载连接所述非反相输入电路与反相输入电路连接。本申请像素电路主要通过所述单位增益缓冲器连接至所述传送开关与所述重置开关的连接节点，由于所述单位增益缓冲器的输出信号跟随输入信号变动而变动，使得输出信号与输信信号之间呈线性关系；因此，每一像素电路的光电转换曲线即呈线性关系。本申请的一实施例公开了一种影像感测器。所述影像感测器包括多个像素电路、反相输入电路及主动负载；其中每一像素电路包括光感测组件、传送开关、重置开关、非反相输入电路。所述非反相输入电路包括非反相输入端，所述非反相输入端连接至所述传送开关与所述重置开关之間的连接节点；所述反相输入电路包括一反相输入端；所述主动负载包括一输出端，所述输出端连接至所述反相入端，且所述主动负载连接所述反相输入电路与每一像素电路的非反相输入电路；其中每一像素电路共享所述反相输入电路與主動負載。本申请影像感测器的其中一像素电路被选择，被选择的像素电路的非反相输入电路通过所述反相输入电路与所述主动负载形成一单位增益缓冲器，并连接至所述传送开关与所述重置开关的连接节点，由于所述单位增益缓冲器的输出信号跟随输入信号变动而变动，使得输出信号与输信信号之间呈线性关系；因此，每一像素电路的光电转换曲线即呈线性关系。附图说明图1A是本申请像素电路的等效电路图。图1B是图1A的电路图。图2是是本申请影像感测器的第一实施例的电路图。图3是是本申请影像感测器的第二实施例的电路图。其中，附图标记说明如下：1、1a、1b影像感测器100像素矩阵区域101周边区域102像素区域保护环保护环10、10a、10b像素电路11光感测组件Q1重置开关Q3传送开关VCCR第一参考电压20单位增益缓冲器21非反相输入电路MN1第一晶体管MN2第二晶体管22反相输入电路MN3第三晶体管MN4第四晶体管23主动负载MP5第五晶体管MP6第六晶体管30电流源40信号读取电路具体实施方式在说明书及的前的权利要求书当中使用了某些词汇来指称特定的组件。本领域的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及的前的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及的前的权利要求书当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。本申请公开了一种像素电路及包含所述像素电路的影像感测器，所述影像感测器的每一像素电路在操作时，等效地藉由单位增益缓冲器的线性特性，改善像素电路的光电转换曲线的线性度。以下配合多个实施例及图式，详细说明本申请影像感测器及其像素电路的技术内容。首先请参阅图1A所示，本申请包括像素电路10连接至信号读取电路40，由信号读取电路40对像素电路10进行感测信号读取。像素电路10包括光感测组件11、重置开关Q1、传送开关Q2以及单位增益缓冲器20unitygainbuffer。其中重置开关Q1及传送开关Q2均为晶体管，于本实施例，重置开关Q1及传送开关Q2均为NMOS晶体管。重置开关Q1的漏极连接至第一参考电压VCCR、其栅极连接一重置信号，其源极连接至传送开关Q2的漏极，传送开关Q2的栅极连接一传送信号，传送开关Q2的源极连接至光感测组件11的负极，光感测组件11的正极则连接至一地电压。于本实施例，光感测组件11是一光电二极管。单位增益缓冲器20具有反相输入端-、非反相输入端+及输出端Vout；其中所述非反相输入端+连接至所述重置开关Q1与所述传送开关Q2之间的连接节点，单位增益缓冲器20的反相输入端-连接至输出端Vout，且输出端Vout连接至信号读取电路40。请配合参阅图1B所示，于本实施例中，单位增益缓冲器20包括非反相输入电路21、反相输入电路22、主动负载23及电流源30；其中非反相输入电路21包括所述非反相输入端+，因此非反相输入电路21通过所述非反相输入端+连接至传送开关Q2与重置开关Q1之间的连接节点，此外，非反相输入电路21亦连接至主动负载23。反相输入电路22则包括所述反相输入端-，主动负载23包括所述输出端Vout，故反相输入电路22的反相输入端-连接至主动负载23的输出端Vout，电流源30与非反相输入电路21及反相输入电路22连接以提供电流I。于本实施例，非反相输入电路21包括第一晶体管MN1及第二晶体管MN2；其中第一晶体管MN1及第二晶体管MN2均为NMOS晶体管。第一晶体管MN1的栅极通过所述非反相输入端+连接至传送开关Q2与重置开关Q1之间的连接节点，第一晶体管MN1的漏极连接至主动负载23，第一晶体管MN1的源极连接至第二晶体管MN2的漏极，第二晶体管MN2的栅极连接一选择信号，第二晶体管MN2的源极连接至电流源30。于本实施例，反相输入电路22包括第三晶体管MN3及第四晶体管MN4；其中第三晶体管MN3及第四晶体管MN4均为NMOS晶体管。第三晶体管MN3的漏极与栅极共同通过所述反相输入端-连接至主动负载23的输出端Vout，第三晶体管MN3的源极连接至第四晶体管MN4的漏极，第四晶体管MN4的栅极连接至主动负载23，第四晶体管MN4的源极连接至电流源30，其中第三晶体管MN3和第一晶体管MN1可具有实质相同的离子布植以形成实质相同的阈值电压；第四晶体管MN4和第二晶体管MN2可具有实质相同的离子布植以形成实质相同的阈值电压，以增进非反相输入端+和反相输入端-的匹配。于本实施例，主动负载23包括第五晶体管MP5及第六晶体管MP6，其中第五晶体管MP5及第六晶体管MP6均为PMOS晶体管。第四晶体管MP5的栅极连接至第六晶体管MP6的栅极，第四晶体管MP5及第六晶体管MP6的源极共同连接至反相输入电路22的第四晶体管MN4的栅极，第四晶体管MP5的漏极连接至输出端Vout，第六晶体管MP6的漏极连接至第六晶体管MP6的栅极，并连接至非反相输入电路21的第一晶体管MN1的漏极。请参阅图2所示，是本申请影像感测器1的第一实施例，其包括有多个像素电路10a以矩阵形式排列，其中每一栏，即列column，的多个像素电路10a都分别包括光感测组件11、重置开关Q1、传送开关Q2以及非反相输入电路21。此外，在本实施例中，每一栏的多个像素电路10a共享反相输入电路22、主动负载23、电流源30。当每一像素电路10a操作时即被信号读取电路40选择时，每一像素电路10a的非反相输入电路21会与反相输入电路22、主动负载23、电流源30形成等效的单位增益缓冲器20。重置开关Q1连接至第一参考电压VCCR。传送开关Q2串接于光感测组件11与重置开关Q1之间。非反相输入电路21包括一非反相输入端+，所述非反相输入端+连接至传送开关Q2与重置开关Q1之间的连接节点。非反相输入电路21的详细电路同图1B非反相输入电路21，故在此不再赘述。反相输入电路22包括反相输入端-，其详细电路同图1B反相输入电路22，故在此不再赘述。主动负载23包括输出端Vout，输出端Vout连接至所述反相入端-，且主动负载23连接反相输入电路22与每一像素电路10a的非反相输入电路21，其中每一像素电路10a共享反相输入电路22与主动负载23。主动负载23的详细电路同图1B主动负载23，故在此不再赘述。信号读取电路40连接至主动负载23的输出端Vout以读取每一像素电路10a的光感测组件11的感测结果。于本实施例中，影像感测器1包括有一像素区域100及位在像素区域100周边的一周边区域101；其中像素区域100被像素区域保护环102guardring包围。非反相输入电路21的第一晶体管MN1与第二晶体管MN2以及反相输入电路22的第三晶体管MN3与第四晶体管MN4形成在像素区域保护环102内的像素区域100中，与同在像素区域保护环102内的重置开关Q1、传送开关Q2等晶体管使用相同的半导体制程，例如有关掺杂doping的制程，如此一来，可增进非反相输入电路21和反相输入电路22之间的匹配，其中第三晶体管MN3和第一晶体管MN1可具有实质相同的离子布植以形成实质相同的阈值电压；第四晶体管MN4和第二晶体管MN2可具有实质相同的离子布植以形成实质相同的阈值电压，以增进非反相输入端+和反相输入端-的匹配。而主动负载23的第五晶体管MP5与第六晶体管MP6以及信号读取电路40则形成在像素区域保护环102外的周边区域101。由上述本实施例说明可知，本申请的第一晶体管MN1及第二晶体管MN2仍保留原像素电路10a的源跟随器及选择开关的电路架构，藉由增加第三至第六晶体管MN3～MP6一同形成单增益缓冲器20，由于所述单位增益缓冲器20的输出信号跟随输入信号变动而变动，使得输出信号与输信信号之间呈线性关系；因此，每一像素电路10a的光电转换曲线即呈线性关系。再请参阅图3所示，是本申请影像感测器1a第二实施例，包括有多个像素电路10a以矩阵形式排列，其中每一栏，即列，的多个像素电路10a都分别包括光感测组件11、重置开关Q1、传送开关Q2以及非反相输入电路21，其相较图2所示影像感测器1的第一实施例，进一步将反相输入电路22也纳入每一像素电路包括10b中。在本实施例中，每一栏的多个像素电路10a共享仅主动负载23与电流源30。当每一像素电路10a操作时即被信号读取电路40选择时，每一像素电路10a的非反相输入电路21与反相输入电路22会与主动负载23、电流源30形成等效的单位增益缓冲器20。和图2的实施例类似，本实施例中，影像感测器1包括有被像素区域保护环102包围的像素区域100，及位在被像素区域保护环102之外的像素区域100周边的周边区域101。每一像素电路10a的非反相输入电路21的第一晶体管MN1与第二晶体管MN2以及反相输入电路22的第三晶体管MN3与第四晶体管MN4形成在像素区域保护环102内的像素区域100中，与同在像素区域保护环102内的重置开关Q1、传送开关Q2等晶体管使用相同的半导体制程，例如有关掺杂的制程，如此一来，可增进非反相输入电路21和反相输入电路22之间的匹配，其中第三晶体管MN3和第一晶体管MN1可具有实质相同的离子布植以形成实质相同的阈值电压；第四晶体管MN4和第二晶体管MN2可具有实质相同的离子布植以形成实质相同的阈值电压，以增进非反相输入端+和反相输入端-的匹配。而主动负载23的第五晶体管MP5与第六晶体管MP6以及信号读取电路40则形成在像素区域保护环102外的周边区域101。综上所述，本申请影像感测器的每一像素电路通过所述单位增益缓冲器连接至所述传送开关与所述重置开关的连接节点，由于所述单位增益缓冲器的输出信号跟随输入信号变动而变动，使得输出信号与输信信号之间呈线性关系；因此，每一像素电路的光电转换曲线即呈线性关系。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

权利要求：1.一种像素电路，其特征在于，包括：光感测组件；重置开关，连接至第一参考电压；传送开关，串接于所述光感测组件与所述重置开关之间；以及单位增益缓冲器，包括：非反相输入电路，包括非反相输入端，所述非反相输入端连接至所述传送开关与所述重置开关之间的连接节点；反相输入电路，包括反相输入端；以及主动负载，包括输出端，所述输出端连接至所述反相入端，且所述主动负载连接所述非反相输入电路与所述反相输入电路。2.如权利要求1所述的像素电路，其中所述单位增益缓冲器另包括：电流源，用来提供电流给所述单位增益缓冲器。3.如权利要求2所述的像素电路，其中所述非反相输入电路包括：第一晶体管，其栅极连接至所述非反相输入端，其漏极连接至所述主动负载；以及第二晶体管，其栅极连接选择信号，其漏极连接至所述第一晶体管的源极，其源极连接至所述电流源。4.如权利要求3所述像素电路，其中所述反相输入电路包括：第三晶体管，其栅极与漏极共同连接至所述反相输入端，其中所述第三晶体管和所述第一晶体管具有实质相同的离子布植以形成实质相同的阈值电压；以及第四晶体管，其栅极连接至所述主动负载，其漏极连接至所述第三晶体管的源极，其源极连接至所述电流源，其中所述第四晶体管和所述第二晶体管具有实质相同的离子布植以形成实质相同的阈值电压。5.如权利要求4所述像素电路，其中所述主动负载包括：第五晶体管；以及第六晶体管；其中所述第五晶体管连接所述第六晶体管的栅极，所述第五晶体管及所述第六晶体管的源极共同连接至所述反相输入电路的第四晶体管的栅极，所述第五晶体管的漏极连接至所述输出端，所述第六晶体管的漏极连接至所述第六晶体管的栅极，并连接至所述非反相输入电路的第一晶体管的漏极。6.如权利要求4中任一项所述像素电路，其中所述第一至第四晶体管为NMOS晶体管，所述第五及第六晶体管为PMOS晶体管。7.如权利要求1所述像素电路，其中各所述像素中的光感测组件为一光电二极管。8.一种影像感测器，其特征在于，包括：多个像素电路，每一像素电路包括：光感测组件；重置开关，连接至第一参考电压；传送开关，串接于所述光感测组件与所述重置开关之间；以及非反相输入电路，包括非反相输入端，所述非反相输入端连接至所述传送开关与所述重置开关之间的连接节点；反相输入电路，包括反相输入端；以及主动负载，包括输出端，所述输出端连接至所述反相入端，且所述主动负载连接所述反相输入电路与每一像素电路的非反相输入电路，其中每一像素电路共享所述反相输入电路与所述主动负载。9.如权利要求8所述的影像感测器，另包括：信号读取电路，连接至所述主动负载的输出端以读取每一像素电路的光感测组件的感测结果。10.如权利要求9所述的影像感测器，另包括像素区域保护环guardring，且所述多个像素电路以及所述反相输入电路在所述像素区域保护环内且被所述像素区域保护环包围。11.如权利要求10所述的影像感测器，其中所述主动负载以及所述信号读取电路在所述像素区域保护环外。12.如权利要求9所述的影像感测器，另包括：电流源，连接至所述反相输入电路与所述每一像素电路的非反相输入电路。13.如权利要求9所述的影像感测器，其中当所述信号读取电路选择多个像素电路中的一个时，被选择的像素电路中的非反相输入电路和所述反相输入电路以及主动负载等效形成单位增益缓冲器。14.如权利要求12所述的影像感测器，其中所述每一像素电路的所述非反相输入电路包括：第一晶体管，其栅极连接至所述非反相输入端，其漏极连接至所述主动负载；以及第二晶体管，其栅极连接选择信号，其漏极连接至所述第一晶体管的源极，其源极连接至所述电流源。15.如权利要求14所述的影像感测器，其中所述反相输入电路包括：第三晶体管，其栅极与漏极共同连接至所述反相输入端，其中所述第三晶体管和所述第一晶体管具有实质相同的离子布植以形成实质相同的阈值电压；以及第四晶体管，其栅极连接至所述主动负载，其漏极连接至所述第三晶体管的源极，其源极连接至所述电流源，其中所述第四晶体管和所述第二晶体管具有实质相同的离子布植以形成实质相同的阈值电压；16.如权利要求15所述的影像感测器，其中所述主动负载包括：第五晶体管；以及第六晶体管；其中：所述第五晶体管连接所述第六晶体管的栅极，所述第五晶体管及所述第六晶体管的源极共同连接至所述反相输入电路的第四晶体管的栅极，所述第五晶体管的漏极连接至所述输出端，所述第六晶体管的漏极连接至所述第六晶体管的栅极，并连接至所述每一像素电路的所述非反相输入电路的第一晶体管的漏极。17.如权利要求16所述的影像感测器，其中所述第一至第四晶体管为NMOS晶体管，所述第五及第六晶体管为PMOS晶体管。18.如权利要求8所述的影像感测器，其中各所述像素中的光感测组件为一光电二极管。

百度查询： 深圳市汇顶科技股份有限公司 像素电路及相关影像感测器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD