申请/专利权人：晶豪科技股份有限公司

申请日：2016-04-22

公开（公告）日：2020-11-27

公开（公告）号：CN107306117B

主分类号：H03F1/52(20060101)

分类号：H03F1/52(20060101);H03K3/017(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.27#授权;2017.11.28#实质审查的生效;2017.10.31#公开

摘要：一种音频放大器的一四元三元调制选择电路包含一四元信号产生电路以及一三元信号产生电路，其中该四元信号产生电路用以接收一模拟输入信号以产生一四元信号，其中该模拟输入信号包含互为互补的一正向输入信号以及一反向输入信号；该三元信号产生电路用以根据该四元信号产生一三元信号，其中该三元信号包含一正向三元波以及一反向三元波；其中当该正向输入信号以及该反向输入信号的一振幅差位于零振幅左右的一预定范围内时，该三元信号产生电路所产生的该正向三元波的一波形等同于该三元信号产生电路所产生的该反向三元波的一波形。

主权项：1.一种音频放大器的一四元三元调制选择电路，包含：一四元信号产生电路，用以接收一模拟输入信号以产生一四元信号，其中该模拟输入信号包含互为互补的一正向输入信号以及一反向输入信号，而该四元信号包含互为互补的一正向四元波以及一反向四元波；以及一三元信号产生电路，用以根据该四元信号产生一三元信号，其中该三元信号包含一正向三元波以及一反向三元波；其中当该正向输入信号与该反向输入信号的一振幅差位于零振幅左右的一预定范围内时，该三元信号产生电路所产生的该正向三元波的一波形等同于该三元信号产生电路所产生的该反向三元波的一波形；且其中当该正向输入信号与该反向输入信号的该振幅差不位于零振幅左右的该预定范围内时，该三元信号产生电路所产生的该正向三元波的该波形和该三元信号产生电路所产生的该反向三元波的该波形不会同时变化。

全文数据：四元三元调制选择电路技术领域[0001]本发明涉及一音频放大器，尤指一音频放大器的一四元（quaternary三元ternary调制选择电路。背景技术[0002]音频放大器是一音频系统中最为重要的一个组件，其效率更是一重要因素，而因为D类功率放大器的输出波形为位于两个电压水平（即供应电压及接地端之间的一调制信号而非一般线性波形，因此理想上当输出级的晶体管为导通时不会有电流流过，因此与其他种类的放大器相比，D类功率放大器具有较高的效率，是目前最常使用的放大器。一般应用于D类功率放大器的调制方法为脉冲宽度调制（PulseWidthModulation，PWM，其中四元调制具有较佳的总谐波失真率TotalHarmonicDistortion,THD、较低的噪声以及较易操作于低功率条件下等等优点;而三元调制具有较佳的性能、较佳的电磁千扰ElectrocMagneticInterference，EMI效应且较易操作于低功率条件下等等优点，因此一个可合并上述优点的四元三元调制选择电路成为目前最常用的架构。然而，当一音频放大器没有输入信号或是输入信号极小时，在输出端将会有具有极短占空比（dutycycle的脉冲而造成功率流失，且电路无法检测到此脉冲，因此需要一种在没有输入信号的情况下可解决上述功率损耗与失真问题的四元三元调制选择电路设计。发明内容[0003]本发明的目的之一为公开一音频放大器的一四元三元调制选择电路以及一相关方法。[0004]根据本发明一实施例，公开一种应用于一音频放大器的四元三元调制选择电路，该四元三元调制选择电包含：一四元信号产生电路、一三元信号产生电路，其中该四兀信号产生电路用以接收一模拟输入信号以产生一四元信号，其中该模拟输入信号具有互为互补的一正向输入信号以及一反向输入信号，该四元信号具有互为互补的一正向四元波以及一反向四元波;该三元信号产生电路根据该四元信号以产生一三元信号，其中该三元信号包含一正向三元波以及一反向三元波;其中当该正向输入信号与该反向输入信号的一振幅差位于一预设范围内时，该三元信号产生电路所产生的该正向三元波的一信号波形与该三元信号产生电路所产生的该反向三元波的一信号波形相同。[0005]根据本发明一实施例，公开一种应用于一音频放大器的四元三元调制选择方法，包含:接收一模拟输入信号以产生一四元信号，其中该模拟输入信号具有互为互补的一正向输入信号以及一反向输入信号，该四元信号具有互为互补的一正向四元信号以及一反向四元信号；根据该四元信号以产生一三元信号，其中该三元信号包含一正向三元波以及一反向三元波;其中当该正向输入信号与该反向输入信号的一振幅差位于一预设范围内时，该三元信号产生电路所产生的该正向三元波的一信号波形与该三元信号产生电路所产生的该反向三元波的一信号波形相同。附图说明___[0006]图1是根据本发明一实施例的具有一四元三元调制选择电路的一音频放大器示意图。_[0007]图2是根据本发明一实施例的四元三元调制选择电路示意图。[0008]图3是根据本发明一实施例的一三元信号产生电路示意图。[0009]图4是根据本发明一实施例的一三元信号的波形图。[0010]图5是根据本发明一实施例的一脉冲产生电路架构示意图。[0011]图6是根据本发明一实施例的产生两个具有25%占空比脉冲的四元三元调制选择电路的一脉冲产生电路的信号示意图。[0012]图7是根据本发明一实施例的插入两个具有25%占空比脉冲后由四元三元调制选择电路所输出的信号示意；图。[0013]图8是根据本发明另一实施例的一检测电路与一脉冲产生电路的示意图。[0014]图9是根据本发明一实施例的检测到过电流后由多个具有25%左右的占空比的脉冲所抑制的电流示意图。[0015]附图标记歹lj表[0016]1〇〇音频放大器[0017]110增益级[0018]1〇2四元三元检测电路[0019]1〇1四元三元选择电路[0020]130输出级[0021]R1、R2电阻[0022]120积分器[0023]VIP、VIN模拟输入信号[0024]0UTP、0UTN输出信号[0025]130输出级[0026]161、162滤波器[0027]210四元信号产生电路[0028]2101、2102、450比较器[0029]QP正向四元波[0030]QN反向四元波[0031]240第一选择电路[0032]204U2042.250U2502多任务器[0033]250第二选择电路[0034]220三元信号产生电路[0035]230脉冲产生电路[0036]230K7021固定占空比脉冲产生器[0037]2302,7022计数电路[0038]S2、S1、P1信号[0039]301延迟电路[0040]302产生单元[0041]3011第一延迟单元[0042]3012第二延迟单元[0043]3021第一产生单元[0044]3022第二产生单元[0045]X0RKX0R2异或门[0046]DP’、DN’延迟后信号[0047]AND1、AND2、4702、4703、4601与门[0048]4605,4701反向器[0049]4602、4603、4704D型触发器[0050]701检测电路[0051]702脉冲产生电路具体实施方式[0052]在说明书及后续的权利要求中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。[0053]图1是根据本发明一实施例的具有一四元三元调制选择电路101的一音频放大器100示意图，在此实施例中音频放大器100为一D类放大器，而音频放大器100包含一增益级110、一积分器120、四元三元调制选择电路101、一四元三元检测电路102、一输出级13〇、两个反馈电阻R1与R2以及两个滤波器161与162,其中四元三元调制选择电路101用以选择一四元信号、一三元信号以及至少一具有有限占空比的脉冲的其中之一，而四元三元检测电路102用以检测增益级110的输出信号Vop与Von，并且根据增益级110的输出信号Vop与Von来传送一信号S2至四元三元调制选择电路101以通过四兀二兀调制选择电路1〇1决定应输出哪个信号至输出级130,音频放大器100中的其余组件皆相似于传统D类功率放大器中的相对应组件，由于本领域技术人员应能理解其功能，详细描述在此省略以省篇幅。[0054]图2是根据本发明一实施例的四元三元调制选择电路1〇1示意图，如图2所示，四元三元调制选择电路101包含一四元信号产生电路210、一三元信号产生电路220以及一脉冲产生电路230。四元信号产生电路210用以接收互为互补的模拟输入信号VIP与VIN，其中耦接至图1所示的积分器120的四元信号产生电路210包含两个比较器2101与2102以比较积分器120的输出信号与一三角波来产生一四元信号，其中该四元信号包含互为互补的一正向四元波QP与一反向四元波QN。三元信号产生电路220耦接至四元信号产生电路2丨〇,并根据正向四元波QP与反向四元波QN来产生一三元信号，其中该三元信号包含一正向三元波TP与一反向三元波TN。脉冲产生电路230包含一固定占空比脉冲产生器2301以及一计数电路2302,其中固定占空比脉冲产生器2301用以根据信号S2来产生包含两个具有25%占空比的脉冲的一信号P1以抑制浪涌电流（inrushcurrent;而计数电路2302用以接收两个具有25%占空比的脉冲，并传送一信号S1。有关脉冲产生电路230的详细描述会在后续段落中讨论。[0055]上述的浪涌电流通常发生在四元三元调制选择电路101由三元调制模式转换至四元调制模式时以及音频放大器100刚启动时初始的连续脉冲之中，因此，在此实施例中，该多个具有固定占空比的脉冲为两个具有25%占空比的脉冲，其中该两个具有25%占空比的脉冲是在该四元信号于音频放大器100启动或由三元调制进入四元调制时准备产生之前所插入以抑制该浪涌电流。[0056]四元三元调制选择电路101还包含一第一选择电路240以及一第二选择电路250，其中第一选择电路240包含多任务器2401与2402,其中多任务器2401与2402根据脉冲产生电路230的计数电路2302所传送的信号S1来选择信号P1以及该四元信号的其中之一，其中信号P1包含两个25%占空比的脉冲，而第二选择电路250包含多任务器2501与2502，其中多任务器2501与2502根据信号S2来选择第一选择电路240所选择的信号（即信号P1或该四元信号）以及该三元信号的其中之一至输出级130。[0057]图3是根据本发明一实施例的一三元信号产生电路示意图，如图3所示，三元信号产生电路220包含一延迟电路301以及一产生单元302,其中延迟电路301包含一第一延迟单元3011以及一第二延迟单元3012,用以延迟正向四元波QP以及反向四元波QN以分别产生一延迟后信号DP以及一延迟后信号DN，而产生单元302包含一第一产生单元3021以及一第二产生单元3022,其中第一产生单元3021用以根据延迟后信号DN与正向四元波QP以产生正向三元波TP，而第二产生单元3022用以根据延迟后信号DP与反向四元波QN以产生反向三元波TN，在此实施例中，如图3所示，第一产生单元3021可由一异或门（XORgateXORl以及一与门AndgateANDl所实现，其中异或门XOR1接收延迟后信号DN以及正向四元波QP产生一信号DP’，而与门AND1接收信号DP’以及正向四元波QP产生正向三元波TP。同样地，第二产生单元3022可由一异或门XOR2以及一与门AND2所实现，其中异或门XOR2接收延迟后信号DP以及反向四元波QN产生一信号DN’，而与门AND2接收信号DN’以及反向四元波QN产生反向三元波TN。需注意的是上述实现第一产生单元3021以及第二产生单元3022的范例仅为一说明，而非本发明一限制，在其他实施例中，只要第一产生单元3021以及第二产生单元3022可达到图3实施例的目的，亦可由其他逻辑门所实现。[0058]图4是根据图3的三元信号产生电路220的三元信号波形图，如图4的子图A所示，当音频放大器100互为互补的模拟输入信号的振幅差或四元三元调制选择电路101互为互补的模拟输入信号VIP与VIN的振幅差在零振幅zeroamplitude上下的一个预定范围内即零振幅的±1%时，正向四元波QP以及反向四元波QN为具有相同占空比（如图示的50%的两个方波。延迟信号DP与DN的波形分别由正向四元波QP与反向四元波QN稍微延迟后所得，在此实施例中，由于模拟输入信号VIP即0V的振幅等于模拟输入信号VIN即0V的振幅，延迟后信号DP与正向四元波QP的相位差大约为28.8度，因此，如图4的子图（A所示，正向三元波TP具有占空比为8%的脉冲。同样地，反向三元波TN同样也具有占空比为8%的脉冲，如此一来，如果设定增益V0UTP-V0UTNVIP-VIN为1，则放大器100的差动输出信号接近零振幅的该预定范围内。由于信号TP的脉冲宽度等于信号TN的脉冲宽度，其可以有效地解决先前技术中所提的功率损耗与失真的问题，需注意的是，本实施例中延迟后信号DP与DN的延迟量仅为范例说明，并非本发明的一限制，实践中，延迟后信号DP与DN的延迟取决于电路的能力。图4的子图B为当放大器100互为互补的模拟输入信号稍微增强时，即音频放大器100互为互补的模拟输入信号的振幅差或当四元三元调制选择电路101互为互补的模拟输入信号VIP与VIN的振幅差不在零振幅上下的预定范围之内时的三元信号波形图。如图4的子图（B所示，当互为互补的模拟输入信号VIP与VIN的振幅差稍微增加至0.5V时，正向三元波TP的占空比也据此增加如图4所示的13%，而负向三元波TN的占空比则据此减少如图4所示的3%。图4的子图（C为当互为互补的VIP与VIN的振幅差持续增加至3V时的该三元信号波形图，此时放大器100操作在正常三元模式，仅有正向三元波TP与反向三元波TN的其中之一具有波形如此实施例所示为正向三元波TP。[0059]图5是根据本发明一实施例的脉冲产生电路230的架构示意图，如图5所示，脉冲产生电路230的固定占空比脉冲产生器2301包含一比较器450、一与门4601、一D型触发器4604以及一反向器4605,其中比较器450用以比较该三角波与14供应电压VDDg卩VDD4以产生具有25%占空比的一时钟信号CLK，而与门4601的输入耦接至D型触发器4604的一输出以及具有25%占空比的时钟信号CLK于一输出端点产生信号P1，而D型触发器4604作为一锁存器latch以传送供应电压VDD至与门4601的其中一输入，并且如图5所示，接收一经反向器反向后作为触发信号的正向四元波，而计数电路2302包含两个计数器4602与4603、一反向器4701、两个与门4702与4703、一D型触发器4704,其中用以产生一信号Q2的计数器4602与4603由D型触发器所实现并耦接于与门4601的输入和与门4702的其中一输入之间，而与门4702的另一输入耦接至反向器4701的一输出，其中反向器4701用以将正向四元波QP反向，而D型触发器4704作为一锁存器来接收由与门4702所产生的一信号S3以产生一信号S1至第一选择电路240,除此之外，与门4703的输入耦接至信号S2以及电源信号PS，而与门4703的一输出耦接至D型触发器4602、4603以及4604的重置reset端点以重置该些D型触发器。[0060]当电源开启而启动音频放大器100时，启动信号PS为逻辑值1，而当音频放大器100进入音频放大器100由三元调制进入四元调制时，信号S2为逻辑值1，如果信号PS、S2其中之一为逻辑值1时，D型触发器4602、4603、4604以及4704会因此被重置，首先，信号S1变为逻辑值“〇”，接着具有25%占空比的时钟信号CLK被传送至与门4601的输出（即信号P1，并分别进入计数器4602与4603以及第一选择电路240,由于信号S1仍然为逻辑值“0”，第一选择单元480与第二选择单元490输出信号P1至输出级230,在计数器4602与4603接收两个具有25%占空比的脉冲后，根据D型触发器所实现的计数器的特性产生逻辑值为1的信号Q2,由D型触发器4704所输出的信号S1逻辑值因此成为1，第一选择电路240与第二选择电路250输出该四元信号，并且音频放大器100进入四元调制模式。在音频放大器100开启或由三元调制进入四元调制时，音频放大器100会在该四元信号之前输出两个具有25%占空比的脉冲，因此，过电流可被有效抑制。[0061]图6是根据本发明一实施例的产生两个具有25%占空比脉冲的四元三元调制选择电路101的一脉冲产生电路230的信号示意图，如图6所示，如果信号S2为逻辑值1，则信号P1变成具有25%占空比的时钟信号，并且第一选择电路240与第二选择电路250传送信号P1至输出级130,由计数器4602与4603产生的信号Q2在计数器4602与4603接收两个25%占空比的脉冲后变成逻辑值1，而信号S1也因此变成逻辑值1并传送至第一选择电路240,四元信号将被传送至输出级130,放大器100因此操作在四元调制模式。[0062]图7是根据本发明一实施例的插入两个具有25%占空比脉冲后由四元三元调制选择电路所输出的信号示意图，根据图5与图6的实施例，图7为四元三元调制选择电路101所输出的信号，如图7所示，在音频放大器刚启动或由三元调制进入四元调制模式时插入两个具有25%占空比的脉冲以据此抑制过电流。[0063]在本发明的另一实施例中，并不限定只在音频放大器100刚启动或由三元调制模式进入四元调制模式时插入具有有限占空比（如25%的脉冲，亦可于浪涌电流发生时立刻插入。图8是根据本发明另一实施例的一检测电路701以及一脉冲产生电路702,在此实施例中，根据图2所示的四元三元调制选择电路的架构，增加于任何时刻检测浪涌电流的检测电路701与修改后的脉冲产生电路7〇2,其中检测电路701由一比较器所实现并用以比较输出级203所输出的负载电流IL以及一默认电流C1。如果负载电流IL比默认电流C1强，即代表发生浪涌电流，则检测电路701产生信号〇C_W至脉冲产生电路702,在接收信号〇C_W后，脉冲产生电路产生多个占空比接近25%的脉冲至输出级以抑制浪涌电流，在此实施例中，多个具有有限占空比的脉冲为八个具有25%占空比的脉冲，但此并非本发明的一限制，如果浪涌电流在输出八个具有25%占空比的脉冲至计数电路7022之后仍然存在，则产生信号Sl_OCW至输出级以关闭输出级，避免音频放大器100的损害。[0064]图9是根据本发明一实施例的检测到过电流后由多个具有25%左右的占空比的脉冲所抑制的电流例如，音频放大器200的输出电流大于一预定值示意图，如图8所示，如果具有检测电路701，则过电流可在任何时刻被抑制，而非任由过电流持续增加造成音频放大器100的损害。[0065]在图5至图9的实施例中，并不限定所插入的脉冲数量以及其占空比，脉冲数量取决于计数电路2302与7022所包含的计数器数量，而只要将三角波与不同电压值做比较，gp可轻易获得不同的占空比，只要能产生多个具有25%左右占空比的脉冲信号以抑制浪涌电流的设计，皆应隶属于本发明的范畴。同样地，并不限制三元信号产生电路220的架构，只要该架构如图4所示可产生正向三元波TP与反向三元波TN。除此之外，图5中脉冲产生电路230的架构仅为范例说明，并非本发明的一限制，只要如上所述能产生信号S1与P1，这些设计皆应隶属于本发明的范畴。[0066]以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

权利要求：1.一种音频放大器的一四元三元调制选择电路，包含：一四元信号产生电路，用以接收一模拟输入信号以产生一四元信号，其中该模拟输入信号包含互为互补的一正向输入信号以及一反向输入信号，而该四元信号包含互为互补的一正向四元波以及一反向四元波；以及一三元信号产生电路，用以根据该四元信号产生一三元信号，其中该三元信号包含一正向三元波以及一反向三元波；其中当该正向输入信号与该反向输入信号的一振幅差位于零振幅左右的一预定范围内时，该三元信号产生电路所产生的该正向三元波的一波形等同于该三元信号产生电路所产生的该反向三元波的一波形。2.如权利要求1所述的四元三元调制选择电路，其中当该正向输入信号与该反向输入信号的该振幅差不位于零振幅左右的该预定范围内时，该正向三元波与该反向三元波的其中之一的占空比大于该正向三元波与该反向三元波的另一的占空比。3.如权利要求1所述的四元三元调制选择电路，其中该三元信号产生电路包含：一延迟电路，用以延迟该四元信号以产生一延迟后信号；以及一产生单元，用以根据该延迟后信号以及该四元信号来产生该三元信号。4.如权利要求3所述的四元三元调制选择电路，其中该延迟后信号包含分别通过延迟该正向四元波以及该反向四元波所产生的一正向延迟后信号以及一反向延迟后信号，且该产生单元包含：一第一产生单元，根据该正向四元波以及该反向延迟后信号产生该正向三元波；一第二产生单元，根据该反向四元波以及该正向延迟后信号产生该反向三元波。5.如权利要求1所述的四元三元调制选择电路，还包含：一脉冲产生电路，用以产生具有有限占空比的多个脉冲；以及一选择单元，用以选择该四元信号、该三元信号以及该多个脉冲中的其中之一至该音频放大器的一输出级。6.如权利要求5所述的四元三元调制选择电路，其中当该音频放大器启动时，该选择单元输出该多个脉冲中的至少一脉冲至该音频放大器的该输出级。7.如权利要求5所述的四元三元调制选择电路，其中当该音频放大器的一输出电流大于一预设电流时，该选择单元输出该多个脉冲中的至少一脉冲至该音频放大器的该输出级。8.如权利要求5所述的四元三元调制选择电路，其中该选择单元包含：一第一选择电路，根据一第一选择信号来选择性地输出该多个脉冲或该四元信号；以及一第二选择电路，根据一第二选择信号来选择性地输出该三元信号或该第一选择电路的一输出至该输出级。9.如权利要求8所述的四元三元调制选择电路，其中该脉冲产生电路包括：一第一比较器，用以比较一三角波与一电压源以产生该多个脉冲；一计数单元，耦接至该第一比较器，其中当该选择单元开始输出该多个脉冲至该输出级时，该计数单元计数由该选择单元所输出的脉冲的一数量;以及一控制电路，耦接至该计数单元，用以当该选择单元己输出的脉冲的该数量超过一默认数字时，产生该第一选择信号至该第一选择电路以停止输出该多个脉冲。10.如权利要求5所述的四元三元调制选择电路，其中该有限占空比为25%。

百度查询： 晶豪科技股份有限公司 四元/三元调制选择电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD