申请/专利权人：伊格尼斯创新公司

申请日：2017-11-28

公开（公告）日：2020-12-01

公开（公告）号：CN108154849B

主分类号：G09G3/3233(20160101)

分类号：G09G3/3233(20160101)

优先权：["20161128 US 15/361,660"]

专利状态码：有效-授权

法律状态：2020.12.01#授权;2020.01.03#实质审查的生效;2018.06.12#公开

摘要：本发明公开了一种由有源矩阵发光二极管装置和其它发射显示器产生的图像的补偿系统和方法。再利用能够单独控制的已有的数据线或其它线来进行校准和补偿，并且通过所述校准和补偿来校正由像素电路产生的亮度异常和由用于驱动电流偏压编程像素的电流偏置电路产生的偏置电流。

主权项：1.一种为发射显示器系统的像素生成电流的系统，各像素具有发光装置，所述系统包括：多个像素；多个电流生成电路，用于为至少一个相应的所述像素提供电流；和控制器，所述控制器连接至所述电流生成电路并且用于经由多个信号线控制所述电流生成电路；其中，各所述电流生成电路包括：至少一个驱动晶体管，其用于为所述像素提供所述电流；和存储电容器，其用于被编程并且用于设定由所述至少一个驱动晶体管提供的所述电流的大小；其中，所述控制器对各所述电流生成电路的控制包括：在编程周期内将所述存储电容器充电至定义水平；以及在所述编程周期之后，在校准周期内，以作为所述至少一个驱动晶体管的特性的函数的方式使所述存储电容器部分放电。

全文数据：像素、参考电路以及时序技术技术领域[0001]本发明涉及发光视觉显示器技术的像素、电流偏置和信号时序，并且特别地，涉及用于对有源矩阵发光二极管装置AMOLED和其它发射显示器中的像素和像素电流偏置进行编程和校准的系统和方法。[0002]本申请要求于2016年11月28日提交的美国专利申请15361,660的优先权，并且将该优先权文件的全部内容以参考的方式并入本文。背景技术[0003]许多当前的显示技术受到制造时产生的缺陷、差异和不均匀的不利影响，并且可能还受到在显示器的整个使用寿命中的老化和劣化的不利影响，这导致了生成的图像与期望的图像存在偏差。图像校准和补偿的方法被用于校准这些缺陷以产生更加准确、均匀的图像，或者，产生更加接近地还原图像数据所代表的图像。一些显示器利用电流偏置电压编程驱动方案，显示器的每个像素是电流偏置电压编程CBVP像素。在这样的显示器中，对于产生并保持准确的图像再现还有如下要求：用于提供电流偏置的电流偏置元件即，电流源或电流吸收器将适当水平的电流偏置提供至那些像素。[0004]由于制造中的差异和使用劣化的差异无法避免，所以为显示器和该显示器的像素设置的一些电流偏置元件虽然被设计为是同样均匀和准确的并且被编程为提供期望的电流偏置水平和相应的期望亮度，但实际上呈现出电流偏置和对应的提供的亮度的偏差。为了校正由这些电流源或电流吸收器以及像素的不均匀和不准确而导致的视觉缺陷，电流偏置元件和像素的编程被添加了校准和选择性的监控以及补偿。[0005]随着阵列半导体装置的分辨率增大，驱动、校准和或监控该阵列所需的线和元件的数量急剧增加。这可能导致更高的耗电量、更高的制造成本和更大的物理足印physicalfootprint。在CBVP像素显示器的情况下，随着行或列的数量的增加，设置电路来编程、校准和监控电流源或电流吸收器可能增大集成电路的成本和复杂度。发明内容[0006]根据第一方面，提供了一种用于为发射显示器系统的像素生成电流的系统，各像素具有发光装置，所述系统包括:多个像素;多个用于为至少一个对应的像素提供电流的电流生成电路；以及控制器，其经由多个信号线连接至所述电流生成电路以控制所述电流生成电路;其中，各所述电流生成电路包括:至少一个驱动晶体管，用于为所述像素提供电流;和存储电容器，其用于被编程并用于设定由所述至少一个驱动晶体管提供的电流的大小，其中，所述控制器控制各所述电流生成电路包括：在编程周期内将所述存储电容器充电至限定电平;并且在所述编程周期之后，在校准周期内，以作为所述至少一个驱动晶体管的特性的函数的方式对所述存储电容器进行部分放电。[0007]在一些实施例中，所述至少一个驱动晶体管包括一个驱动晶体管，并且所述控制器控制各所述电流生成电路还包括:在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以包含所述驱动驱动晶体管的阈值电压，使得在发光周期内，所述发光周期内的所述源极端子与所述漏极端子之间的电压是所述驱动晶体管的所述阈值电压的函数。[0008]在一些实施例中，所述至少一个驱动晶体管包括一个驱动晶体管，并且所述控制器控制各所述电流生成电路还包括:在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以至少包含施加至所述驱动驱动晶体管的源极端子的第一电压，使得在所述驱动晶体管的所述源极端子保持在所述第一电压的发光周期内，所述源极端子与所述漏极端子之间的电压与所述第一电压无关。[0009]在一些实施例中，所述第一电压使VDD和VM0N中的一者。在一些实施例中，各电流生成电路包括用于为所述至少一个对应的像素提供电流的参考电流吸收器和参考电流源中的一者，所述电流被设置用来针对所述至少一个对应的像素提供参考电流偏置。在一些实施例中，各像素包括用于为所述像素提供所述电流的所述电流生成电路，所述电流被设置用于驱动所述像素的所述发光装置。在一些实施例中，所述发光装置是有机发光二极管0LED。[0010]在一些实施例中，所述控制器控制各所述电流生成电路还包括:在与发光周期几乎同时开始的复位周期内，将0LED的阳极和所述至少一个驱动晶体管的端子的至少一者复位至低参考电压。[0011]根据本发明的第二方面，提供了一种用于为发射显示器系统的像素生成电流的方法，各像素具有发光装置，所述系统包括多个像素，用于为至少一个相应的像素提供电流的多个电流生成电路，各所述电流生成电路包括至少一个驱动晶体管和存储电容器，所述驱动晶体管用于为所述像素提供所述电流，所述存储电容器用于被编程并且设定将由所述至少一个驱动晶体管提供的所述电流的大小，所述方法包括经由多个线控制各所述电流生成电路，其包括:在编程周期内将所述存储电容器充电至定义水平；以及在所述编程周期之后，在校准周期内，以作为所述至少一个驱动晶体管的特性的函数的方式，对所述存储电容器进行部分放电。[0012]在一些实施例中，所述至少一个驱动晶体管包括一个驱动晶体管，并且控制各所述电流生成电路还包括:在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以包含所述驱动驱动晶体管的阈值电压，使得在发光周期内，所述源极端子与所述漏极端子之间的电压是所述驱动晶体管的所述阈值电压的函数。[0013]在一些实施例中，所述至少一个驱动晶体管包括一个驱动晶体管，并且控制各所述电流生成电路还包括:在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以至少包含施加至所述驱动驱动晶体管的源极端子的第一电压，使得在所述驱动晶体管的所述源极端子处保持所述第一电压的发光周期内，所述源极端子与所述漏极端子之间的电压与所述第一电压无关。[0014]在一些实施例中，控制各所述电流生成电路还包括:在与发光周期几乎同时开始的复位周期内，将OLED的阳极和所述至少一个驱动晶体管的端子的至少一者复位至低参考电压。[0015]鉴于参照附图进行的各种实施例和或方面的详细说明，本发明的前述和额外的各方面和实施例对于本领域普通技术人员而言将是显然的，接下来提供附图的简要说明。附图说明[0016]基于阅读下面的详细说明并且参照附图，本发明的上述和其它优点将变得更加显然。[0017]图1图示了利用公开的方法并且包括公开的像素和电流偏置元件的示例性显示系统；[0018]图2是根据一个实施例的电流吸收器currentsink的电路图；[0019]图3是根据一个实施例的电流吸收器和电流源编程和校准的时序图；[0020]图4是根据另一实施例的电流源的电路图；[0021]图5是根据实施例的4T1C像素电路的电路图；[0022]图6A是图示了4T1C像素电路的编程和驱动的时序图；[0023]图6B是图示了4T1C像素电路的编程和测量的时序图；[0024]图7是根据实施例的6T1C像素电路的电路图；[0025]图8A是图示了6T1C像素电路的编程和驱动的时序图；[0026]图8B是图示了6T1C像素电路的编程和测量的时序图；[0027]图9是用于各像素行的改进驱动的时序图；[0028]图10是根据实施例的在电流模式中操作的4T1C像素电路的电路图；[0029]图11是根据实施例的在电流模式中操作的6T1C像素电路的电路图；[0030]图I2是图示了图10和图11中的4T1C像素电路和CT1C像素电路的编程和驱动的时序图；[0031]图13是根据实施例的4T1C参考电流吸收器的电路图；[0032]图14是根据实施例的6T1C参考电流吸收器的电路图；[0033]图15是根据实施例的4T1C参考电流源的电路图；[0034]图16是根据实施例的6T1C参考电流源的电路图；[0035]图17是图示了图13至16中的4T1C、6T1C参考电流吸收器和参考电流源的编程和驱动的参考行时序图；以及[0036]图18是数据线和监控线的面板上多路复用on-panelmultiplexing的示意图。[0037]虽然本发明容易具有各种变型例和替代形式，但是附图中以示例的方式示出了具体实施例，并且将在本文中详细说明。然而，应理解，本发明不是意在限于公开的特定形式。而是，本发明旨在覆盖落入如随附权利要求限定的本发明的实质和范围内的所有变型例、等同物以及替代例。具体实施方式[0038]下文中公开的系统和方法通过如下方式解决这些问题:在以使用现有显示器组件的方式利用集成在显示器上的电路的同时，控制像素电路和电流偏置元件组的时序和校准。[0039]虽然本文中说明的实施例是基于AM0LED显示器的背景，但是应当理解的是，本文中说明的系统和方法能够应用于包含可以利用电流偏置的像素的任何其它的显示器，包括但不限于发光二极管显示器（LED、电致发光显示器ELD、有机发光二极管显示器OLED、等离子显示板PSP以及其它显示器。[0040]应当理解的是，本文中说明的实施例涉及校准和补偿的系统和方法，并且不限于以它们的操作以及它们在其中得以实施的显示器的操作为基础的显示技术。本文中说明的系统和方法能够应用于各种视觉显示技术的各种类型和实施方式。[0041]图1是实施方法并包括下文中将说明的电路的显示系统150的示例的示图。显示系统15〇包括显示面板120、地址驱动器108、源极驱动器104、控制器102和存储器106。[0042]显示面板1加包括以行和列排列的像素110a、110b的阵列（仅明确地示出了两个）。各像素110a、110b能够单独编程，从而以单独编程的亮度值发光，并且是电流偏置电压编程像素CBVP。控制器102接收表示将被显示在显示面板120上的信息的数字数据。控制器102将信号132发送至源极驱动器104并且将调度信号134发送至地址驱动器108以驱动显示面板120中的像素110显示指示的信息。显示面板120的多个像素110因此包括适于根据由控制器102接收的输入数字数据而动态地显示信息的显示阵列或显示屏。显示屏能够显示基于由控制器102接收的数据的图像和视频信息流。电源电压114提供恒定电压或者能够用作受来自控制器102的信号控制的可调节电压源。显示系统150包括来自电流偏置元件155a、155b电流源或电流吸收器，图示的是电流吸收器）的特征以向显示面板120中的像素110a、110b提供偏置电流，从而减少像素110的编程时间。虽然与源极驱动器104分离地示出，但是电流偏置元件155a、155b可以与源极驱动器104分离地形成，或者可以集成为单独的元件。需要理解的是，用来为像素提供电流偏置的电流偏置元件155a、155b除了图1中所示的电流吸收器之外，也可以是电流源。[0043]为了图示的目的，在图1中的显示系统150中仅明确地示出了两个像素110a和110b。应当理解的是，显示系统150被实施有包括像素诸如像素110a和110b阵列的显示屏，并且所述显示屏不限于特定数量的像素行和列。例如，显示系统150能够被实施有在用于移动装置、基于显示器的装置和或投影装置的显示器中通常可用的具有多个像素行和列的显示屏。在多通道或彩色显示器中，在显示器中存在多个不同种类的像素，各像素负责重现特性通道的颜色或者诸如红、绿或蓝等颜色。这种像素还可以被称为“子像素”，因为一组这样的像素在显示器的特定行和列共同提供期望的颜色，子像素的组也可以被统称为“像素”。[0044]通过驱动电路或像素电路来操作各像素ll〇a、ll〇b，驱动电路或像素电路通常包括驱动晶体管和发光装置。下文中，像素110a、110b可以称为像素电路。发光装置能够选择性地为有机发光二极管、但是本发明的实施方式采用具有其它电致发光装置包括电流驱动发光装置和上文中列出的那些装置）的像素电路。可选地，像素110a、110b中的驱动晶体管是n型或p型非晶硅薄膜晶体管，但是本发明的实施方式不限于具有特定极性的晶体管的像素电路或者不仅限于具有薄膜晶体管的像素电路。像素电路110a、110b还能够包括用于存储编程彳目息并且使像素电路110能够在被寻址后驱动发光装置的存储电容器。因此，显示面板12〇能够是有源矩阵显示阵列。[0045]如图1所示，显示面板120中的各像素ll〇a、ll〇b连接至相应的选择线124a、124b，相应的电源线l26a、126b，相应的数据线122a、122b，相应的电流偏置线123a、123b和相应的监控线l28a、l2Sb。还可以包括读取线以用于控制监控线的连接。在一个实施例中，电源电压114还能够提供第二电源线至各像素no^nob。例如，各像素能够连接至充电有Vdd的第一电源线126a、l26b和与Vss连接的第二电源线127a、127b，并且像素电路ll〇a、ll〇b能够位于第一电源线与第二电源线之间以便于在像素电路的发射阶段期间在两个电源线之间驱动电流。应当理解的是，显示器12〇的像素阵列中的各像素11〇连接至适当的选择线、电源线、数据线和监控线。请注意，本发明的各方面适用于具有诸如至额外的选择线的连接等额外连接的像素，并且适应于具有更少连接的像素，以及适用于共用多种连接的像素。[0046]参照显示面板120的像素ll〇a，选择线124a由地址驱动器108设置，并且能够被用于通过如下方式使能像素ll〇a的编程操作：激活开关或晶体管以使数据线122a对像素110a编程。数据线l22a将来自源极驱动器104的编程信息传送至像素ll〇a。例如，数据线122a能够被用于将编程电压或编程电流施加至像素110a，以对像素110a进行编程以使其发出期望量的亮度。由源极驱动器104经由数据线122a提供的编程电压或编程电流是适合于使像素ll〇a以根据控制器102接收的数字数据的期望量的亮度发光的电压（或电流）。编程电压或编程电流能够在像素ll〇a的编程操作期间被施加至像素ll〇a，以此对像素ll〇a中的存储装置诸如存储器等充电，从而使像素110a在编程操作之后的发射操作期间能够以期望量的亮度发光。例如，像素ll〇a中的存储装置可以在编程操作期间被充电以在发射操作期间将电压施加至驱动晶体管的栅极端子或源极端子的一者或多者，从而使驱动晶体管根据存储在存储装置中的电压传递驱动电流通过发光装置。电流偏置元件155a经由显示面板120中的电流偏置线123a将偏置电流提供至像素110a，从而减少像素110a的编程时间。电流偏置元件155a还连接至数据线122a，并且如下所述地在不用于编程像素的时候使用数据线122a来对电流偏置元件的电流输出进行编程。在一些实施例中，电流偏置元件155a、155b还连接至与控制器102连接的参考监控线160,以用于监视和控制电流偏置元件155a、155b。[0047]通常，在像素110a中，在像素110a的发射操作期间由驱动晶体管传送经过发光装置的驱动电流是由第一电源线126a供给并排出至第二电源线127a的电流。第一电源线126a和第二电源线127a连接至电源电压114。第一电源线126a能够提供正电源电压例如，在电路设计中被统称为“Vdd”的电压并且第二电源线127a能够提供负电源电压（例如，例如，在电路设计中被统称为“Vss”的电压）。本发明的实施方式能够被实现为电源线中的一者或另一者例如，电源线127a被固定于接地电压或另一参考电压。[0048]显示系统150还包括监控系统112。再参照显示面板120的像素110a，监控线128a将像素ll〇a连接至监控系统112。监控系统112能够与源极驱动器104—体化，或者能够是分离的独立系统。特别地，监控系统112能够通过在像素110a的监控操作期间监控数据线122a的电流和或电压而被可选择地实施，并且监控线128a能够被整体地省略。监控线128a使得监控系统112能够测量与像素110a相关联的电流或电压，从而提取表示像素ll〇a的劣化或老化或者表示像素ll〇a的温度的信息。在一些实施例中，显示面板120包括像素110a中实施的专用于感测温度的温度感测电路，而在另一些实施例中，像素ll〇a包括既参与感测温度又参与驱动像素的电路。例如，监控系统112能够经由监控线128a提取流经像素ll〇a中的驱动晶体管的电流，并因而能够基于检测的电流和在测量期间供给至驱动晶体管的电压确定驱动晶体管的阈值电压或偏移。在一些实施例中，监控系统112经由数据线122a、122b或参考监控线160提取与电流偏置元件有关的信息，并且在一些实施例中这是由控制器102进行的或与控制器102协同进行的。[0049]监控系统112还能够提取发光装置例如，当发光装置进行工作以发光的时候发光装置两侧的压降）的操作电压。监控系统112随后能够与控制器102和或存储器106进行信号132的通信，以使显示系统150能够将提取的老化信息存储在存储器1〇6中。在像素ll〇a接下来的编程和或发射操作期间，该老化信息被控制器102经由存储信号136从存储器1〇6中取回，并且控制器102随后在像素ll〇a的后续编程和或发射操作中针对提取的劣化信息进行补偿。例如，一旦提取了劣化信息，在像素ll〇a的后续编程操作期间能够适当地调整经由数据线l22a传送至像素ll〇a的编程信息，以使像素li〇a以不受像素ii〇a的劣化影响的期望量的亮度发光。在示例中，像素ll〇a中的驱动晶体管的阈值电压的增大能够通过适当地增大施加至像素110a的编程电压来补偿。以类似的方式，监控系统112能够提取电流偏置元件155a的偏置电流。监控系统112随后能够与控制器102和或存储器106进行信号132的通信，以使显示系统150能够将提取的信息存储在存储器106中。在电流偏置元件155a的后续编程中，该信息被控制器1〇2经由存储信号136从存储器106中取回，并且控制器102随后利用在电流偏置元件155a的后续编程中的调整对之前检测的电流中的错误进行补偿。[00S0]现在参照图2说明根据实施例的电流吸收器200的电路结构。电流吸收器200例如对应于图1中所示的显示系统150的单个电流偏置元件155a、155b，其通过电流偏置线123a、123b将偏置电流Ibias提供至CBVP像素ll〇a、ll〇b。图2中所示的电流吸收器200基于PM0S晶体管。基于电流源的PM0S根据本文所述的类似原理而被预期、构造并发挥功能。应当理解的是，该电流吸收器及其功能的变型能够被预期，并且包括不同类型的晶体管PM0S、NM0S或CMOS和不同的半导体材料例如LTPS、金属氧化物等。[0051]电流吸收器200包括第一开关晶体管202T4，第一开关晶体管202受到连接至其栅极端子的使能信号EN的控制，并且经由源极端子和漏极端子中的一者连接至例如与图1的电流偏置线l23a对应的电流偏置线223Ibias，并且经由源极端子和漏极端子中的另一者连接至存储电容器210的第一端子。电流驱动晶体管206T1的栅极端子连接至存储电容器210的第二端子，电流驱动晶体管206的源极端子和漏极端子中的一者连接至存储电容器210的第一端子。电流驱动晶体管206的源极端子和漏极端子中的另一者连接至VSS。第二开关晶体管208T2的栅极端子连接至写入信号线WR，且其源极端子和漏极端子的一者连接至例如与图1中所示的数据线122a对应的电压偏置或数据线222Vbias。第二开关晶体管208T2的源极端子和漏极端子的另一者连接至存储电容器210的第二端子。第三开关晶体管204的栅极端子T3连接至校准控制线CAL，而其源极端子和漏极端子的一者连接至例如与图1中所示的参考监控线160相对应的参考监控线260。第三开关晶体管204的源极端子和漏极端子的另一者连接至存储电容器210的第一端子。如上所述，数据线被共用，并用于在帧期间的特定时段内为像素提供变压偏置或数据以及用于在帧的其它时段内为电流偏置元件这里是电流吸收器提供电压偏置。这种数据线的再利用使得能够实现通过仅使用一个额外的参考监控线160的多个单独的电流吸收器的编程和补偿的额外益处。[0052]还参照图3,现在说明用于编程和校准图2中所示的电流吸收器200的电流控制周期的时序示例。完整的控制周期300通常每帧发生一次，并且包括四个子周期：断开周期302、编程周期304、校准周期306和稳定周期308。在断开周期302内，电流吸收器200响应于EN信号变为高并且第一开关晶体管202截止而停止将偏置电流Ibias提供至电流偏置线223。凭借CAL和WR信号变为高，第二和第三开关晶体管208、204保持截止。断开周期302的持续时间还提供了电流吸收器200电流的稳定时间。在整个控制周期300期间EN信号保持为高，只有在电流吸收器200已经完成编程、校正和稳定并且准备经由电流偏置线223提供偏置电流的时候变为低。一旦电流吸收器200在完成断开周期302之后稳定，通过WR信号变为低接通第二开关晶体管208并且CAL信号变为低接通第三开关晶体管204,编程周期304开始。在编程周期304期间，第三开关晶体管204将其上传送有已知的参考信号可能是电压或电流）的参考监控线260连接至存储电容器210的第一端子，同时第二开关晶体管208将输入有电压Vbias的电压偏置或数据线222连接至电流驱动晶体管206的栅极端子和存储电容器210的第二端子。因此，存储电容器210被充电至定义值。该值大致是在考虑了下述的可选的校准的情况下预计的控制电流驱动晶体管206以递送适当的电流偏置Ibias所必需的值。[0053]在编程周期304之后并且在校准周期306期间，电路被重设用于通过电流驱动晶体管206排出存储电容器210的一部分电压（电荷）。校准信号CAL变为高，由此关断第三开关晶体管204并且将存储电容器210的第一端子与参考监控线260断开。排出的量是电流吸收器200的主要元件（即电流驱动晶体管206或其相关部件的函数。例如，如果电流驱动晶体管206为“强”，那么排出发生得相对迅速，并且在校准周期306的固定时长内相对更多的电荷经由电流驱动晶体管206从存储电容器210排出。另一方面，如果电流驱动晶体管206为“弱”，那么排出发生得相对缓慢，并且在校准周期306的固定时长内相对更少的电荷经由电流驱动晶体管206从存储电容器210排出。于是，对于相对强的电流驱动晶体管，存储在存储电容器210中的电压（电荷减少得相对更多;反之，对于相对弱的电流驱动晶体管，存储在存储电容器210中的电压（电荷减少得相对更少，从而为整个显示器的电流驱动晶体管中的不均匀和差异不论是由于制造中的差异还是随时间的劣化差异而导致的）提供了一些补偿。[0054]在校准周期306之后，在将偏置电流Ibias提供至电流偏置线223之前进行稳定周期308。在稳定周期308期间，第一和第三开关晶体管202、204保持截止，而WR信号变为高以使第二开关晶体管208也截止。在稳定周期308的持续时间结束之后，使能信号EN变为低以导通第一开关晶体管202并且使电流驱动晶体管206能够根据在存储电容器210中存储的如上所述地具有下述值的电压（电荷吸收电流偏置线223上的偏置电流Ibias以提供对电流驱动晶体管206的特定特性的补偿，所述值已经作为电流驱动晶体管206的函数而经过排出。[0055]在一些实施例中，消除了校准周期306。在这样的情况下，表现为作为电流驱动晶体管206的特性的函数的由存储电容器210存储的电压电荷）中的改变的补偿不是自动提供的。在这样的情况下，可以结合监控采用手动补偿的形式。[0056]在一些实施例中，在电流吸收器200被编程之后，并且在对电流偏置线223提供偏置电流之前，通过控制CAL信号变为低以导通第三开关晶体管204经由参考监控线260测量电流吸收器200的电流。如图1所示，在一些实施例中，参考监控线160被共用并且因此在目标电流吸收器200的测量期间，所有其它的电流吸收器被编程或者被控制为使它们不在参考监控线160上放出或吸收任何电流。一旦已经响应于电流吸收器200的已知的编程测量了电流吸收器200的电流并且可能地在响应于多个编程值的多个各种电流测量已经被测量并存储在存储器1〇6中之后，控制器102和存储器106可能与显示系统150的其它部件协同地调整用来对电流吸收器2〇〇进行编程的电压Vbias以补偿电流吸收器200呈现出的与期望的或理想的电流吸收的偏差。这样的监控和补偿不必每帧都进行并且能够在显示器的使用寿命内以周期性的方式进行，以校正电流吸收器200的劣化。[0057]在一些实施例中，使用校准与监控和补偿的组合。在这样的情况下，结合周期性的监控和补偿，可以每帧都进行校准。[0058]现在将参照图4说明根据实施例的电流源400的电路结构。电流源400例如对应于图1中所示的显示系统150的单个电流偏置元件155a、155b，其经由电流偏置线123a、123b将偏置电流Ibias提供至CBVP像素110a、110b。如下文中将详细说明地，电流源400在显示系统150中的连接和集成方式与针对电流吸收器200在图1中所示的略有不同。图4中所示的电流源400电流源400是基于PMOS晶体管。应当理解的是，此电流源及其功能的变型能够预期，并且包括不同种类的晶体管PMOS、NMOS或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0059]电流源400包括包括第一开关晶体管402T4，第一开关晶体管402受到连接至其栅极端子的使能信号EN的控制，并且经由第一开关晶体管402的源极端子和漏极端子中的一者连接至例如与图1的电流偏置线123a对应的电流偏置线423Ibias。电流驱动晶体管406T1的栅极端子连接至存储电容器410的第一端子，电流驱动晶体管406的源极端子和漏极端子中的第一者连接至第一开关晶体管402的源极端子和漏极端子中的另一者，并且电流驱动晶体管406的源极端子和漏极端子中的第二者连接至存储电容器410的第二端子。存储电容器410的第二端子连接至VDD。第二开关晶体管408T2的栅极端子连接至写入信号线（WR，其源极端子和漏极端子中的一者连接至存储电容器410的第一端子，并且其源极端子和漏极端子中的另一者连接至电流驱动晶体管406的源极端子和漏极端子中的第一者。第三开关晶体管404T3的栅极端子连接至校准控制线CAL，其源极端子和漏极端子中的一者连接至例如与图1中所示的电压偏置或数据线122a、122b对应的电压偏置监控线460。第三开关晶体管404的源极端子和漏极端子中的另一者连接至电流驱动晶体管406的源极端子和漏极端子中的第一者。[0060]在图4中所示的实施例中，电流源未连接至如图1所示的参考监控线160。作为像电流吸收器200的情况那样用Vbias和参考电压对电流源400进行编程的替代，使用VDD和通过电压偏置或数据线122a提供的电压偏置信号Vbias将电流源400的存储电容器410充电至定义值。在此实施例中，数据线122a、122b在需要的时候用作监控线。[0061]再参照图3,现在说明图中所示的用于编程和校准电流源400的电路控制周期3〇0的时序的示例。用于编程和校准图4的电流源400的电路控制周期300的时序与用于图2的电流吸收器200的时序相同。[0062]完整的控制周期3〇〇通常每帧发生一次，并且包括四个子周期：断开周期3〇2、编程周期304、校准周期3〇6和稳定周期308。在断开周期302内，电流源400响应于EN信号变为高并且第一开关晶体管4〇2截止而停止将偏置电流Ibias提供至电流偏置线423。凭借CAL和WR信号变为高，第二和第三开关晶体管408、404保持截止。断开周期302的持续时间还提供了电流源400电路的稳定时间。在整个控制周期300期间内EN信号保持为高，只有在电流源400已经完成编程、校正和稳定并且准备经由电流偏置线423提供偏置电流的时候变为低。一旦电流源400在完成断开周期302之后稳定，通过WR信号变为低以接通第二开关晶体管408并且CAL信号变为低以接通第三开关晶体管404,编程周期304开始。因此，在编程周期304期间，第三开关晶体管404和第二开关晶体管408将其上传送有已知的Vbias信号的电压偏置监控线460连接至存储电容器410的第一端子。因此，由于存储电容器410的第二端子连接至顶部VDD，所以存储电容器410被充电至定义值。该值大致是在考虑了下述的可选的校准的情况下预计的控制电流驱动晶体管406以递送适当的电流偏置Ibias所必需的值。[0063]在编程周期304之后并且在校准周期306期间，电路被重设用于通过电流驱动晶体管406排出存储电容器410的一部分电压（电荷）。校准信号CAL变为高，由此关断第三开关晶体管404并且将存储电容器410的第一端子与电压偏置监控线460断开。排出的量是电流源400的主要元件（即电流驱动晶体管406或其相关部件的函数。例如，如果电流驱动晶体管406为“强”，那么排出发生得相对迅速，并且在校准周期306的固定时长内相对更多的电荷经由电流驱动晶体管406从存储电容器410排出。另一方面，如果电流驱动晶体管406为“弱”，那么排出发生得相对缓慢，并且在校准周期306的固定时长内相对更少的电荷经由电流驱动晶体管406从存储电容器410排出。于是，对于相对强的电流驱动晶体管，存储在存储电容器410中的电压（电荷减少得相对更多;反之，对于相对弱的电流驱动晶体管，存储在存储电容器410中的电压（电荷减少得相对更少，从而为整个显示器的电流驱动晶体管的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的）提供一些补偿。[0064]在校准周期306之后，在将偏置电流Ibias提供至电流偏置线423之前进行稳定周期308。在稳定周期308期间，第一和第三开关晶体管402、404保持截止，而WR信号变为高以使第二开关晶体管408也截止。在稳定周期308的持续时间结束之后，使能信号EN变为低以导通第一开关晶体管402并且使电流驱动晶体管406能够根据在存储电容器410中存储的如上所述地具有下述值的电压（电荷而提供电流偏置线423上的偏置电流Ibias以提供对电流驱动晶体管406的特定特性的补偿，所述值已经作为电流驱动晶体管206的函数而经过排出。[0065]在一些实施例中，消除了校准周期306。在这样的情况下，表现为作为电流驱动晶体管406的特性的函数的由存储电容器410存储的电压（电荷）中的改变的补偿不是自动提供的。在这样的情况下，与基于电流吸收器2〇〇的上述实施例类似地，可以结合针对电流源400的监控采用手动补偿的形式。[0066]在一些实施例中，在电流源400被编程之后，并且在对电流偏置线似3提供偏置电流之前，通过控制CAL信号变为低以导通第三开关晶体管404经由电压偏置监控线460测量电流源400的电流。[0067]—旦已经响应于电流源400的已知的编程测量了电流源400的电流并且可能地在响应于多个编程值的多个电流测量已经被测量并存储在存储器106中之后，控制器1〇2和存储器106可能与显示系统150的其它部件协同地）调整用来对电流源4〇〇进行编程的电压Vbias以补偿电流源400呈现出的与期望的或理想的电流源的偏差。这样的监控和补偿不必母帧都进行并且能够在显示器的使用寿命内以周期性的方式进行，以校正电流源4〇〇的劣化。[0068]虽然图2的电流吸收器200和图4的电流源400被图示为具有单个电流驱动晶体管206、406,但应当理解的是，它们均可以包括用于提供与图2和图4相关联地图示并说明的功能相同的功能的级联晶体管结构。[0069]参照图5,现在说明根据实施例的四晶体管一电容器4T1C像素电路500的结构。4T1C像素电路500例如对应于图1中所示的显示系统150的单个像素ll〇a，该像素在一些实施例中不一定是电流偏置像素。图5中所示的4T1C像素电路500基于NM0S晶体管。应当理解的是，此像素及其功能的变型能够预期，并且包括不同种类的晶体管PM0S、NM0S或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0070]4T1C像素电路500包括驱动晶体管510T1、发光装置520、第一开关晶体管530T2、第二开关晶体管540T3、第三开关晶体管550T4和存储电容器560Cs。驱动晶体管510T1、第一开关晶体管530、第二开关晶体管540和第三开关晶体管550分别具有第一^?5子、弟一子和挪极纟而子，并且发光装置520和存储电容器560分别具有第~'端子和第二端子。[0071]驱动晶体管510的栅极端子连接至存储电容器560的第一端子，驱动晶体管510的第一端子连接至存储电容器560的第二端子，并且驱动晶体管510的第二端子连接至发光装置的第一端子。发光装置520的第二端子连接至第一参考电位ELVSS。发光装置520的电容在图5中被示出为Cld。在一些实施例中，发光装置520是OLm。第一开关晶体管530的栅极端子连接至写入信号线WR，第一开关晶体管530的第一端子连接至数据信号线（Vdata，并且第一开关晶体管530的第二端子连接至驱动晶体管510的栅极端子。驱动晶体管510的栅极端子与存储电容器56〇和第一开关晶体管530共用的节点在图中用它的电压VG标示。第二开关晶体管540的栅极端子连接至读取信号线RD，第二开关晶体管540的第一端子连接至监控彳目号线Vmqn，第二开关晶体管540的第二端子连接至存储电容器560的第二端子。第三开关晶体管550的栅极端子连接至发射信号线EM，第三开关晶体管550的第一端子连接至第二参考电位ELVDD，并且第三开关晶体管550的第二端子连接至存储电容器56〇的第二端子。存储电容器5e〇的第二端子、驱动晶体管510、第二开关晶体管540和第三开关晶体管550共用的节点在图中由其电压Vs所标示。[0072]参照图6A，说明图5中所示的4T1C像素电路500的显示时序600A的示例。完整的显示时序600A通常每帧发生一次并且包括编程周期602A、校准周期604A、稳定周期606A和发光周期608A。在经过时段Trd的编程周期602A期间，读取信号RD和写入信号WR被保持为低而发射信号EM被保持为高。发射信号EM在整个编程、校准和稳定周期602A至606A期间内都被保持为高以确保第三开关晶体管550在这些周期TEM内保持截止。[0073]在编程周期6〇2A期间，第一开关晶体管530和第二开关晶体管540均保持导通。存储电容器560的电压并且因此驱动晶体管510的电压Vsg被充电至Vmcin—Vdata的值，其中，Vmon是监控线的电压而Vdata是数据线的电压。这些电压是根据用于使像素500以根据图像数据的期望亮度发光的期望编程电压而设定的。[0074]在校准周期6〇4A的开始，读取线RD变为高以关断第二开关晶体管540,从而通过驱动晶体管510排出存储电容器560的一部分电压电荷）。排出的量是驱动晶体管510的特性的函数。例如，如果驱动晶体管510为“强”，那么排出发生得相对f，升总仕权准周期604A的固定时长TIPC内相对更多的电荷经由驱动晶体管51〇从存储电容器560排出。另一方面，如果驱动晶体管510为“弱”，那么排出发生得相对缓慢，并且在校准周期604A内相对更少的电荷经由驱动晶体管510从存储电容器560排出。于是，对于相对强的驱动晶体管，存储在存储电容器560中的电压电荷减少得相对更多;反之，对于相对^的驱动晶体管，存储在存储电容器560中的电压（电荷减少得相对更少，从而为整个显示器的驱动晶体管的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0075]在校准周期604A之后，在发射之前进行稳定周期6〇6A。在稳定周期606A期间，第二和第三开关晶体管540、550保持截止，而WR信号变为高以使第一开关晶体管530也截止。在稳定周期606A的持续时间结束之后，在发光周期608A的开始，发射信号EM变为低以导通第三开关晶体管550,使得电流能够根据存储电容器560中的校准后的存储电压流经发光装置520。[0076]现在参照图6B说明图5中的4T1C像素电路500的测量时序600B的示例。完整的测量时序600B通常在与显示帧相同的时段内发生并且包括编程周期602B、校准周期604B、稳定周期606B和测量周期610B。编程周期602B、校准周期604B、稳定周期606B与结合图6A的上文中的说明基本相同，然而，为VDATA、Vmon设定的并且存储在存储电容器560中的电压的数量是以测量像素电路500的目的而确定的，而不是为了显示任何特定的根据图像数据的亮度。[0077]一旦完成编程周期602B、校准周期604B和稳定周期606B，具有时长Tms的测量周期610B开始。在测量时长610B的开始处，发射信号EM变为高以关断第三开关晶体管550,同时读取信号RD变为低以导通第二开关晶体管540,从而提供对监控线的读取。[0078]为了测量驱动晶体管510,通过编程周期602B和校准周期604B将用于驱动晶体管510的编程电压VSG设定至期望水平，并且随后在测量周期6l〇B的持续期Tms内，在监控线VM〇fdl观察电流电荷。为了测量驱动晶体管510，监控线上的电压Vmqn保持在足够高的水平以在饱和模式下操作驱动晶体管510。[0079]为了测量发光装置520,通过编程周期6〇2B和校准周期604B将用于驱动晶体管510的编程电压VSG设定至数据线Vdata上能够获得的最高可能电压例如与峰值白灰阶相对应的值），从而在三极管区域内（开关模式操作驱动晶体管510。在此状态下，在测量周期610B的持续期TMS内，能够通过监控线直接调制测量发光装置520的电压电流。[0080]参照图7,现在说明根据实施例的六个晶体管一个电容器6T1C的像素电路700的结构。6T1C的像素电路700例如对应于图1的显示系统150的单个像素li〇a，其在一些实施例中不一定是电流偏置像素。图7中的6T1C的像素电路700基于NM0S晶体管。应当理解的是，此像素及其功能的变型能够预期，并且包括不同种类的晶体管PM〇s、NM〇s*CM〇s和不同的半导体材料例如LTPS、金属氧化物等）。[0081]6T1C像素电路7〇0包括驱动晶体管710T1、发光装置720、存储电容器73〇Cs、第一开关晶体管740T2、第二开关晶体管750T3、第三开关晶体管760T4、第四开关晶体管770T5和第五开关晶体管7S0Te。驱动晶体管n〇T1、第一开关晶体管74〇、第二开关晶体管750、第三开关晶体管7e〇、第四开关晶体管770和第五开关晶体管78〇分别具有第一端子、第二端子和栅极端子，并且发光装置720和存储电容器730分别具有第一端子和第二端子。[0082]驱动晶体管710的栅极端子连接至存储电容器730的第一端子，驱动晶体管710的第一端子连接至第一参考电位ELVDD，并且驱动晶体管710的第二端子连接至第三开关晶体管760的第一端子。第三开关晶体管760的栅极端子连接至读取信号线RD并且第三开关晶体管760的第二端子连接至监控参考电流线VmqnIref。第四开关晶体管770的栅极端子连接至发射信号线EM，第四开关晶体管77〇的第一端子连接至第三开关晶体管760的第一端子，第四开关晶体管770的第二端子连接至发光装置720的第一端子。发光装置720的第二端子连接至第二参考电位ELVSS。发光装置720的电容在图7中图示为Cld。在一些实施例中，发光装置720为0LED。第一开关晶体管740的栅极端子连接至写入信号线WR，第一开关晶体管740的第一端子连接至存储电容器730的第一端子，第一开关晶体管740的第二端子连接至第三开关晶体管760的第一端子。第二开关晶体管750的栅极端子连接至写入信号线WR，第二开关晶体管750的第一端子连接至数据信号线VDATA，并且第二开关晶体管750的第二端子连接至存储电容器730的第二端子。驱动晶体管710的栅极端子和存储电容器730以及第一开关晶体管740共用的节点在图中以其电压VG标示。第五开关晶体管780的栅极端子连接至发射信号线EM，第五开关晶体管780的第一端子连接至参考电位VBP，并且第五开关晶体管780的第二端子连接至存储电容器730的第二端子。存储电容器730的第二端子、第二开关晶体管750和第五开关晶体管780共用的节点在图7中用其电压VCB标示。[0083]现在参照图8A说明图7中所示的6T1C像素电路700的显示时序800A的示例。完整的显示时序800A通常每帧发生一次并且包括编程周期802A、校准周期804A、稳定周期806A和发光周期808A。在经过时段Trd的编程周期802A期间，读取信号RD和写入信号WR被保持为低而发射信号EM被保持为高。发射信号EM在整个编程、校准和稳定周期802A、804A和806A期间内都被保持为高以确保第四开关晶体管770和第五开关晶体管780在这些周期Tem内保持截止。[0084]在编程周期802A期间，第一开关晶体管740、第二开关晶体管750和第三开关晶体管760均保持导通。存储电容器730的电压被充电至如下值：VCB-Vg=Vdata_VDD-VSGT1〜VDATA-VDD+VthTl，其中，Vdata是数据线上的电压，VDD是第一参考电位的电压（也称为ELVDD，VsgT1是驱动晶体管710的栅极端子与第一端子之间的电压，VthTl是驱动晶体管710的阈值电压。这里，VDATA是在考虑了用于使像素700以根据图像数据的期望亮度发光的期望编程电压的情况下设定的。[0085]在校准周期804A的开始，读取线RD变为高以关断第三开关晶体管76〇,从而通过驱动晶体管710排出存储电容器730的一部分电压（电荷）。排出的量是驱动晶体管710的特性的函数。例如，如果驱动晶体管710为“强”，那么排出发生得相对迅速，并且在校准周期804A的固定时长TIPC内相对更多的电荷经由驱动晶体管710从存储电容器730排出。另一方面，如果驱动晶体管710为“弱”，那么排出发生得相对缓慢，并且在校准周期804A内相对更少的电荷经由驱动晶体管710从存储电容器730排出。于是，对于相对强的驱动晶体管，存储在存储电容器730中的电压（电荷减少得相对更多;反之，对于相对弱的驱动晶体管，存储在存储电容器730中的电压（电荷减少得相对更少，从而为整个显示器的驱动晶体管的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0086]在校准周期804A之后，在发光周期808A之前进行稳定周期806A。在稳定周期806A期间，第三、第四和第五开关晶体管760、770和780保持截止，而写入信号WR变为高以使第一开关晶体管和第二开关晶体管740、750也截止。在稳定周期806A的持续时间结束之后，在发光周期808A的开始，发射信号EM变为低以导通第四和第五开关晶体管770、780。这使得驱动晶体管710能够被电压VsG=VdD-Vg=VdD-VBP-Vcs=VDD_VBP+VDATA-VDD+VthTl=VMTA+VthTl-VBP驱动。这使得电流能够根据存储电容器730中的校准后的存储电压流经发光装置720,并且该电流也是驱动晶体管710的阈值电压VthTl的函数并且与VDD无关。[0087]现在参照图8B说明图7中所示的6T1C像素电路700的测量时序800B的示例。完整的测量时序800B通常在与显示帧相同的时段内发生并且包括编程周期802B、校准周期804B、稳定周期806B和测量周期810B。编程周期802B、校准周期804B、稳定周期806B与结合图8A的上文中的说明基本相同，然而，为Vdata、VmqN、VBP设定的并且存储在存储电容器730中的电压的数量是以测量像素电路700的目的而确定的，而不是为了显示任何特定的根据图像数据的亮度。[0088]一旦完成编程周期802B、校准周期804B和稳定周期806B，具有时长Tms的测量周期810B开始。在测量周期810B的开始处，读取信号RD变为低以导通第三开关晶体管760,从而提供对监控线的读取。发射信号（EM保持为低，并且因此第四和第五开关晶体管770、780在测量的整个持续时间Tms内保持导通。[0089]为了测量驱动晶体管710,通过编程周期802B、校准周期8〇4B和稳定周期806B将用于驱动晶体管710的编程电压VSC设定至期望水平，并且随后在测量周期810B的持续期Tms内，在监控线Vmqn上观察电流电荷。为了避免来自发光装置720的干扰，第二参考电位ELVSS的电压被升高至足够高的水平例如，升高至ELVDD。[0090]为了测量发光装置72〇,通过编程周期8〇2B、校准周期804B和稳定周期806B将用于驱动晶体管710的编程电压Vsc设定至数据线Vdata上能够获得的最低可能电压例如与黑电平灰阶相对应的值），避免来自发光装置720的干扰。[0091]现在参照图9说明与这里图示的时序周期类似的用于驱动诸如本文中说明的4T1C和6T1C像素等的像素行的改进时序900的示图。[0092]为了图示的目的，与其四个连续行Row#i-2、Row#i-l、R〇w#⑴和Row#i+1的应用相关联地不出改进时序900。高发射信号EM跨越三个行Row#i+1、R〇w#⑴、rqw#i-1，前导EM令牌跨越行Row#i+1接在有效EM令牌跨越行Row#⑴之后，有效EM令牌跨越行Row#⑴接在追踪EM令牌跨越行Row#i-1之后。这些用来确保在Row#⑴的有效编程时间内在行上的所有像素的稳态条件。Row#i上的有效RD令牌的开始追踪前导EM令牌，但是与有效WR令牌对齐，并且对应于在本文中的其它时序图相关联地说明的编程周期白^开始时RD和WR信号的同时变低。对于Row#⑴，有效RD令牌在有效WR令牌结束之前结束，其对应于使得存储电容器的部分排出能够进行的校准周期。追踪RD令牌R〇w#i-2在有效RD令牌之后设置有一定的间隙并且一旦EN为低且像素刚开始发光），以将发光装置①LED的阳极和驱动晶体管的漏极复位至监控线上可获取的低参考电压。该经由监控线的进一步的里U询期在诸如图7和图11的6T1C像素700、1100等实施例中尤其有用。[0093]现在参照图10说明根据实施例的在电流模式下操作的四晶体管一电容器4T1C像素电路1000的结构。4T1C像素电路1000例如对应于图丨中所示的显示系统150的单个像素110a。图10中所示的实施例是电流偏置像素。图示了用于偏置4T1C像素电路1〇〇〇的相关偏置电路1070。偏置电路1070经由监控电流偏置线VmqnIref连接至4T1C像素电路1〇〇〇。图1〇中所示的4T1C像素电路1〇〇〇基于丽0S晶体管。应当理解的是，此像素及其功能的变型能够预期，并且包括不同种类的晶体管PM〇S、NM〇S或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0094]4T1C像素电路1000与图5中所示的4T1C像素电路500的结构基本相同。4T1C像素电路1000包括驱动晶体管1010T1、发光装置1〇2〇、第一开关晶体管1〇3〇T2、第二开关晶体管1040T3、第三开关晶体管1050T4和存储电容器1060Cs。驱动晶体管1〇1〇T1、第一开关晶体管1〇3〇、第二开关晶体管104〇和第三开关晶体管1〇50分别具有第一端子、第二端子和栅极端子，并且发光装置1〇2〇和存储电容器1〇6〇分别具有第一端子和第二端子。[0095]驱动晶体管1010的栅极端子连接至存储电容器1〇6〇的第一端子，驱动晶体管1010的第一端子连接至存储电容器1〇6〇的第二端子，并且驱动晶体管1010的第二端子连接至发光装置1020的第一端子。发光装置1〇2〇的第二端子连接至第一参考电位ELVSS。发光装置1020的电容在图10中被示出为Cld。在一些实施例中，发光装置1〇2〇是〇LED。第一开关晶体管1〇3〇的栅极端子连接至写入信号线WR，第一开关晶体管1030的第一端子连接至数据信号线VDATA，并且第一开关晶体管1030的第二端子连接至驱动晶体管1〇1〇的栅极端子。驱动晶体管1010的栅极端子与存储电容器1〇6〇和第一开关晶体管1〇3〇共用的节点在图中用它的电压VG标示。第二开关晶体管1〇4〇的栅极端子连接至读取信号线RD，第二开关晶体管1040的第一端子连接至监控参考电流线VmqnIref，第二开关晶体管1〇4〇的第二端子连接至存储电容器1〇6〇的第二端子。第三开关晶体管1〇5〇的栅极端子连接至发射信号线EM，第三开关晶体管1050的第一端子连接至第二参考电位ELVDD，并且第三开关晶体管1050的第二端子连接至存储电容器1〇6〇的第二端子。存储电容器1〇6〇的第二端子、驱动晶体管1010、第二开关晶体管1040和第三开关晶体管1050共用的节点在图中由其电压Vs所标示。[0096]连接至监控参考电流线的是偏压电路1070,其包括电流源1072和参考电压Vref，电流源1〇72提供用于像素的电流偏置的参考电流iref，参考电压VREF经由受到复位信号RST控制的开关1074选择性地连接至监控参考电流线。[0097]4T1C像素电路1000的功能与上文中说明的与图5的4T1C像素电路5〇〇相关的功能基本类似。然而，图10的4T1C像素电路1〇〇〇与偏压电路1〇7〇协同地与电流模式操作，下面将联合图12说明其操作的时序。[0098]现在参照图11说明根据实施例的以电流模式操作的六晶体管一电容器（6T1C像素电路1100的结构。6T1C像素电路1100例如对应于图i的显示系统150的单个像素11〇a。图11中所示的实施例是电流偏置像素。图示了用于偏置0T1C像素电路U00的相关偏压电路1190。偏压电路1190经由监控电流偏置线vMQNiREF连接至6T1C像素电路11〇〇。图11中所示的6T1C像素电路1100基于NM0S晶体管。应当理解的是，此像素及其功能的变型能够预期，并且包括不同种类的晶体管PMOS、NMOS或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[00"]6T1C像素电路1100与图7中所示的6T1C像素电路700的结构基本相同。6T1C像素，路1100包括^区动晶体管1110CT1、发光装置1120、存储电容器113〇Cs、第一开关晶体管1140T2、第二开关晶体管1150T3、第三开关晶体管1160T4、第四开关晶体管1170T5和第五开关晶体管118〇tc。驱动晶体管1110、第一开关晶体管114〇、第二开关晶体管1150、第三开关晶体管1160、第四开关晶体管117〇和第五开关晶体管1180分别具有第一端子、第二端子和栅极端子，并且发光装置1120和存储电容器1130分别具有第一端子和第二端子。[0100]驱动晶体管1110的栅极端子连接至存储电容器1130的第一端子，驱动晶体管1110的第一端子连接至第一参考电位ELVDD，并且驱动晶体管1110的第二端子连接至第三开关^体管1160的第一端子。第三开关晶体管1160的栅极端子连接至读取信号线RD并且第三开关晶体管1160的第二端子连接至监控参考电流线VmqnIref。第四开关晶体管117〇的栅极端子连接至发射信号线EM，第四开关晶体管1170的第一端子连接至第三开关晶体管1160的第一端子，第四开关晶体管1170的第二端子连接至发光装置112〇的第一端子二发光装置1120的第二端子连接至第二参考电位ELVSS。发光装置1120的电容在图n中图示为Cld。在一些实施例中，发光装置1120为0LED。第一开关晶体管1140的栅极端子连接至写入信号线WR，第一开关晶体管1140的第一端子连接至存储电容器1130的第一端子，第一开关晶体管1140的第二端子连接至第三开关晶体管1160的第一端子。第二开关晶体管115〇的栅极端子连接至写入信号线WR，第二开关晶体管115〇的第一端子连接至数据信号线Vdata，并且第二开关晶体管115〇的第二端子连接至存储电容器1130的第二端子。驱动晶体管1110的栅极端子和存储电容器1130以及第一开关晶体管1140共用的节点在图中以其电压VG标示。第五开关晶体管11S0的栅极端子连接至发射信号线EM，第五开关晶体管1180的第一端子连接至参考电位VBP，并且第五开关晶体管1180的第二端子连接至存储电容器113〇的第二端子。存储电容器113〇的第二端子、第二开关晶体管1150和第五开关晶体管118〇共用的节点在图11中用其电压VCB标示。[0101]连接至监控参考电流线的是偏压电路119〇,其包括电流吸收器1192和参考电压Vref，电流吸收器II92提供用于像素的电流偏置的参考电流iREF，参考电压VREF经由受到复位信号RST控制的开关1194选择性地连接至监控参考电流线。[0102]现在参照图12说明图10中所示的4T1C像素电路1000和图11中所示的6T1C像素电路1100的显示时序1200的示例。完整的显示时序1200通常每帧发生一次并且包括第一编程周期12〇2和第二编程周期12〇3、校准周期12〇4、稳定周期1206和发光周期1208。在经过时段Trst的第一编程周期12〇2期间，复位信号RST、读取信号RD和写入信号WI?被保持为低而发射信号（EM被保持为高。发射信号（EM在整个编程、校准和稳定周期12〇2、1203、1204和1206的整个持续期间Tem内都被保持为高。在第二编程周期、校准周期、稳定周期和发光周期12〇3、12〇4、12〇6和1卻8内，4T1C像素电路1〇〇〇和6T1C像素电路1100除了被电流偏置以外，以如上文中结合图5和图7说明的那样发挥作用。[0103]对于4T1C像素电路1〇〇〇,在第一编程周期12〇2内，参考电压Vref通过开关1074和第二开关晶体管1040连接至存储电容器1〇6〇、驱动晶体管1〇1〇和第三开关晶体管1〇5〇共用的节点，以将电压Vs复位至VREF。存储电容器1060的电压且进而驱动晶体管1〇1〇的电压Vsc被充电至Vref-Vdata的值，其中，VREF是监控线的电压，Vdata是数据线的电压。这些电压是根据用于使像素1000以根据图像数据的期望亮度发光的期望编程电压而设定的。在第一编程周期12〇2的结束，复位信号变高以关断开关10?4并且断开监控参考电流线与参考电压VREF。在第一编程周期之后，复位信号保持为高，以使参考电流;^!^能够在第二编程周期12〇3内连续偏置像素1〇〇〇。为了实现对于阈值差异和迀移率差异的补偿的期望电平，一行中的各像素在像素的编程期间包括在第一编程周期丨加2和第二编程周期12〇3内）被参考电流Iref驱动。[0104]对于6T1C像素电路1100,在第一编程周期1202内，参考电压VREF通过开关1194和第三开关晶体管1160连接至第一开关晶体管1140、驱动晶体管111〇、第三开关晶体管丨丄60和第四开关晶体管1170共用的节点，以将电压Vd复位至Vref，并且第一开关晶体管1140、第二开关晶体管1150、第三开关晶体管1160均导通。存储电容器1130的电压vcs被充电至如下值：Vcb-Vg=Vdata-VDD-VscTl〜VDATA-VDD+VthTl，其中，Vdata是数据线的电压，Vdd是第一参考电位的电压也被称为ELVDD，VS：T1是驱动晶体管1110的栅极端子与第一端子之间的电压，并且VthTl是驱动晶体管1110的阈值电压。这里，vDATA是在考虑了用于使像素1100以根据图像数据的期望亮度发光的期望编程电压的情况下设定的。[0105]在第一编程周期1202的结束，复位信号（RST变高以关断开关1194并且断开监控参考电流线与参考电压VrEF。在第一编程周期1202之后，复位信号保持为高，以使参考电流源1192能够在第二编程周期1203内连续偏置像素1100。为了实现对于阈值差异和迁移率差异的补偿的期望电平，一行中的各像素在像素的编程期间（包括在第一编程周期1202和第二编程周期1203内）被参考电流IREF驱动。[0106]在校准周期1204的开始，读取线RD变为高以关断第三开关晶体管1160,从而通过驱动晶体管1110排出存储电容器1130的一部分电压（电荷）并且停止偏置电路1190的电流偏置。排出的量是驱动晶体管1110的特性的函数。例如，如果驱动晶体管111〇为“强”，那么排出发生得相对迅速，并且在校准周期12〇4的固定时长TIPC内相对更多的电荷经由驱动晶体管1110从存储电容器1130排出。另一方面，如果驱动晶体管1110为“弱”，那么排出发生得相对缓慢，并且在校准周期1204内相对更少的电荷经由驱动晶体管mo从存储电容器1130排出。于是，对于相对强的驱动晶体管，存储在存储电容器1130中的电压（电荷减少得相对更多；反之，对于相对弱的驱动晶体管，存储在存储电容器1130中的电压（电荷）减少得相对更少，从而为整个显示器的驱动晶体管的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0107]在校准周期1204之后，在发光周期1208之前进行稳定周期1206。在稳定周期1206期间，第三、第四和第五开关晶体管1160、1170和1180保持截止，而写入信号WR变为高以使第一开关晶体管和第二开关晶体管1140U150也截止。在稳定周期1206的持续时间结束之后，在发光周期1208的开始，发射信号EM变为低以导通第四和第五开关晶体管1170、1180。这使得驱动晶体管1110能够被电压Vsg=Vdd-Vg=Vdd-VBP-VCS=Vdd-VBP+Vdata-Vdd+VthTl=VDATA+Vth〇l_VBP驱动。这使得电流能够根据存储电容器1130中的校准后的存储电压流经发光装置1120,并且该电流也是驱动晶体管1110的阈值电压VthTl的函数并且与Vdd无关。[0108]现在参照图13说明根据实施例的四个晶体管一个电容器4T1C的4T1C参考电流吸收器1300的结构。4T1C参考电流吸收器1300例如对应于图丨中所示的显示系统^5〇的吸收器155或图11中所示的吸收器1192。图13中所示的4T1C参考电流吸收器1300基于NM〇S晶体管。应当理解的是，此吸收器及其功能的变型能够预期，并且包括不同种类的晶体管PMOS、NMOS或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0109]4T1C参考电流吸收器1300包括驱动晶体管1310T1、第一开关晶体管1330T2、第二开关晶体管1340T3、第三开关晶体管1350T4和存储电容器1360Cs。驱动晶体管m〇T1、第一开关晶体管1：330、第二开关晶体管1340和第三开关晶体管135〇分别具有第一端子、第二端子和栅极端子，并且存储电容器1360分别具有第一端子和第二端子。[0110]驱动晶体管131〇的栅极端子连接至存储电容器1：360的第一端子，驱动晶体管1310的第一端子连接至存储电容器1360的第二端子，并且驱动晶体管1310的第二端子连接至参考电位VBS。第一开关晶体管133〇的栅极端子连接至写入信号线WR，第一开关晶体管1330的第一端子连接至数据信号线Vdata，并且第一开关晶体管1330的第二端子连接至驱动晶体管1310的栅极端子。驱动晶体管1310的栅极端子与存储电容器1360和第一开关晶体管133〇共用的节点在图中用它的电压VG标示。第二开关晶体管134〇的栅极端子连接至读取信号线RD，第二开关晶体管IMO的第一端子连接至监控信号线Vmqn，第二开关晶体管1340的第二端子连接至存储电容器1360的第二端子。第三开关晶体管1350的栅极端子连接至发射信号线（EM，第三开关晶体管1350的第一端子连接至监控信号线，并且第三开关晶体管135〇的第二端子连接至存储电容器136〇的第二端子。存储电容器1360的第一端子、驱动晶体管1310、第二开关晶体管1340和第三开关晶体管1350共用的节点在图中由其电压Vs所标示。[0111]将结合在下面讨论的图17的时序图说明4T1C参考电流吸收器1300的功能。[0112]现在参照图14说明根据实施例的六晶体管一电容器6T1C参考电流吸收器1400的结构。6T1C参考电流吸收器1400例如对应于图1的显示系统150的吸收器155a或图11所示的吸收器1192。图14中所示的6T1C参考电流吸收器1400基于NM0S晶体管。应当理解的是，此吸收器及其功能的变型能够预期，并且包括不同种类的晶体管PM0S、NM0S或CM0S和不同的半导体材料例如LTPS、金属氧化物等）。[0113]6T1C参考电流吸收器1400包括驱动晶体管1410T1、存储电容器1430Cs、第一开关晶体管1440T2、第二开关晶体管1妨0T3、第三开关晶体管1460T4、第四开关晶体管1470T5和第五开关晶体管1480T6。驱动晶体管1410、第一开关晶体管1440、第二开关晶体管145〇、第三开关晶体管1你0、第四开关晶体管1470和第五开关晶体管1480分别具有第一端子、第二端子和栅极端子，并且存储电容器1430分别具有第一端子和第二端子。[0114]驱动晶体管1410的栅极端子连接至存储电容器1430的第一端子，驱动晶体管1410的第一端子连接至监控电流参考线vMqNIREf，并且驱动晶体管1410的第二端子连接至第三开关晶体管1妨0的第一端子。第三开关晶体管1460的栅极端子连接至读取信号线RD并且第三开关晶体管1460的第二端子连接至VBS。第四开关晶体管1470的栅极端子连接至发射信号线EM，第四开关晶体管1470的第一端子连接至第三开关晶体管1460的第一端子，第四开关晶体管147〇的第二端子连接至第三开关晶体管1460的第二端子。第一开关晶体管1440的栅极端子连接至写入信号线WR，第一开关晶体管144〇的第一端子连接至存储电容器1430的第一端子，第一开关晶体管1440的第二端子连接至第三开关晶体管1460的第一端子。第二开关晶体管145〇的栅极端子连接至写入信号线WR，第二开关晶体管1450的第一端子连接至数据信号线vDATA，并且第二开关晶体管145〇的第二端子连接至存储电容器143〇的第二端子4区动晶体管1410的栅极端子和存储电容器1430以及第一开关晶体管1440共用的节点在图中以其电压vG标示。第五开关晶体管丨48〇的栅极端子连接至发射信号线EM，第五开关晶体管1480的第一端子连接至参考电位VBP，并且第五开关晶体管148〇的第二端子连接至存储电容器1430的第二端子。存储电容器丨43〇的第二巧子、第二开关晶体管1450和第五开关晶体管1480共用的节点在图14中用其电压VcB标不。[0115]将结合在下面讨论的图17的时序图说明6T1C参考电流吸收器1400的功能。[0116]现在参照图15说明根据实施例的四个晶体管一个电容器4T1C的参考电流源1500的结构。4T1C参考电流源1500例如对应于图1中所示的显示系统丨50的电流源丨55或图10中所;的电流源1072。图15中所示的4T1C参考电流源15〇〇基于NM〇s晶体管。应当理解的是，此电流源及其功能的变型能够预期，并且包括不同种类的晶体管（PM0S、NM0S或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0117]4T1C参考电流源1500包括驱动晶体管MIOT1、第一开关晶体管1530T2、第二开关晶体管丨540T3、第三开关晶体管1550T4和存储电容器156〇Cs。驱动晶体管1510T1、第一开关晶体管1530、第二开关晶体管1540和第三开关晶体管1550分别具有第一端子、第二端子和栅极端子，并且存储电容器156〇分别具有第一端子和第二端子。[0118]驱动晶体管1510的栅极端子连接至存储电容器156〇的第一端子，驱动晶体管1510的第一端子连接至存储电容器156〇的第二端子，并且驱动晶体管1510的第二端子连接至监控参考电流线VmqnIref。第一开关晶体管153〇的栅极端子连接至写入信号线WR，第一开关晶体管153〇的第一端子连接至数据信号线vDATA，并且第一开关晶体管1530的第二端子连接至驱动晶体管1510的栅极端子。驱动晶体管151〇的栅极端子与存储电容器1560和第一开关晶体管153〇共用的节点在图中用它的电SvG标示。第二开关晶体管154〇的栅极端子连接至读取信号线（RD，第二开关晶体管IMO的第一端子连接至参考电位ELVDD，第二开关晶体管1540的第二端子连接至存储电容器1560的第二端子。第三开关晶体管1550的栅极端子连接至发射信号线EM，第三开关晶体管1550的第一端子连接至ELVDD，并且第三开关晶体管1550的第二端子连接至存储电容器1560的第二端子。存储电容器156〇的第二端子、驱动晶体管1510、第二开关晶体管1540和第三开关晶体管1550共用的节点在图中由其电压Vs所标示。[0119]将结合在下面讨论的图17的时序图说明4T1C参考电流源1500的功能。[0120]现在参照图16说明根据实施例的六晶体管一电容器6HC参考电流源1600的结构。6T1C参考电流源1600例如对应于图1中所示的显示系统150的源155a或图10中所示的源1〇72。图16中所示的6T1C参考电流源16〇0基于NM0S晶体管。应当理解的是，此源及其功能的变型能够预期，并且包括不同种类的晶体管PM0S、NM0S或CMOS和不同的半导体材料例如LTPS、金属氧化物等）。[0121]6T1C参考电流源WOO包括驱动晶体管1610T1、存储电容器1630Cs、第一开关曰日体官ie40T2、弟二开夫晶体管165〇T3、第三开关晶体管比㈤（T4、第四开关晶体管1670T5和第五开关晶体管1680T6。驱动晶体管1610、第一开关晶体管1640、第二开关晶体管165〇、第三开关晶体管166〇、第四开关晶体管1670和第五开关晶体管1680分别具有第一端子、第二端子和栅极端子，并且存储电容器1630分别具有第一端子和第二端子。[0122]驱动晶体管1610的栅极端子连接至存储电容器1630的第一端子，驱动晶体管1610的第一端子连接至参考电位ELVSS，并且驱动晶体管161〇的第二端子连接至第三开关晶体管1明0的第一端子。第三开关晶体管1明〇的栅极端子连接至读取信号线RD并且弟二开关日日体官1660的弟一子连接至监控参考电流线（VmqnIref。第四开关晶体管16了0的栅极端子连接至发射信号线EM,第四开关晶体管1670的第一端子连接至第三开关晶体管1660的第一端子，第四开关晶体管1670的第二端子连接至第三开关晶体管1660的第二端子。第一开关晶体管1640的栅极端子连接至写入信号线WR，第一开关晶体管1640的第一端子连接至存储电容器1630的第一端子，第一开关晶体管1640的第二端子连接至第三开关晶体管1册0的第一端子。第二开关晶体管165〇的栅极端子连接至写入信号线WR，第二开关晶体管16f50的第一端子连接至数据信号线vDATA，并且第二开关晶体管1650的第二端子连接至存储电容器1630的第二端子。驱动晶体管1610的栅极端子和存储电谷器1630以及弟一'开关晶体官1640共用的节点在图中以其电压Vg标不。第五开关晶体管1680的栅极端子连接至发射信号线（EM，第五开关晶体管1680的第一端子连接至参考电位vbp，并且第五开关晶体管ieso的第二端子连接至存储电容器163〇的第二端子。存储电容器1630的第二端子、第二开关晶体管1650和第五开关晶体管1680共用的节点在图16中用其电压VCB标示。[0123]将结合在下面讨论的图17的时序图说明6T1C参考电流源1600的功能。[0124]现在将参照图17说明图13中所示的4T1C参考电流吸收器1：300、图14中所示的6T1C参考电流吸收器1400、图15中所示的4T1C参考电流源1500和图I6中所示的6T1C参考电流源1600的参考行时序1700的示例。所有的这些电流吸收器和电流源1300、1400、1500和16〇0使用相同的控制信号EM、WR、RD和类似的时序作为有效行，这使得它们便于显示面板中的集成，例如在显示面板的第一或最后行。应当注意的是，由于编程期间被电流偏置的像素电路使用由电流源或电流吸收器提供的偏置电流作为它们的输入，并且自这些源或吸收器已经被编程之后，使用适当的延迟或同步来确保这些源和吸收器的编程在像素不需要偏置电流的时候发生，并且确保在像素需要的时候提供偏置电流。[0125]完整的显示时序17〇0通常每帧发生一次并且包括编程周期1702、校准周期1704、稳定周期17〇6和发光周期17〇8。在经过时段Trst的第一编程周期1702期间，读取信号RD和写入信号WR被保持为低而发射信号EM被保持为高。发射信号EM在整个编程、校准和稳定周期1702、1704和1706的整个持续期间Tem内都被保持为高。[0126]对于图13中所示的4T1C参考电流吸收器1300,在编程周期1702期间，第一开关晶体管1330和第二开关晶体管1340均导通。存储电容器136〇的电压且进而驱动晶体管1310的电压VSG被充电至Vmon-Vdata的值，其中，VMQN是监控线的电压，Vdata是数据线的电压。这些电压是根据用于使像素1300以根据图像数据的期望亮度发光的期望编程电压而设定的。[0127]在校准周期1704的开始，读取线RD变为高以关断第二开关晶体管1340,从而通过驱动晶体管1310排出存储电容器1360的一部分电压（电荷）。排出的量是驱动晶体管1310的特性的函数。例如，如果驱动晶体管1310为“强”，那么排出发生得相对迅速，并且在校准周期1704的固定时长TIPC内相对更多的电荷经由驱动晶体管1310从存储电容器1360排出。另一方面，如果驱动晶体管1310为“弱”，那么排出发生得相对缓慢，并且在校准周期1704内相对更少的电荷经由驱动晶体管1310从存储电容器1360排出。于是，对于相对强的驱动晶体管，存储在存储电容器1360中的电压（电荷）减少得相对更多;反之，对于相对弱的驱动晶体管，存储在存储电容器1360中的电压（电荷减少得相对更少，从而针对为整个显示器提供的参考电流的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0128]在校准周期1704之后，在发射之前进行稳定周期1706。在稳定周期1706期间，第二和第三开关晶体管1：340、1350保持截止，而写入信号WR变为高以使第一开关晶体管133〇也截止。在稳定周期1706的持续时间结束之后，在发光周期1708的开始，发射信号EM变为低以导通第三开关晶体管1350,这使得参考电流IREF能够根据存储电容器1360中被校准的存储电压而被提供至监控参考电流线。[0129]对于图14中所示的6T1C参考电流吸收器1400,在编程周期1702内，第一开关晶体管1440、第二开关晶体管1450和第三开关晶体管1460均导通。存储电容器1430的电压VCS被充电至如下值:Vcb-Vg=Vdata-Vm〇n-VsgTl〜VDATA_VMQN+VthTl，其中，Vdata是数据线的电压，VMQN是监控参考电流线的电压，VSGT1是驱动晶体管1410的栅极端子与第一端子之间的电压，并且VthTl是驱动晶体管1410的阈值电压。这里，VDATA是在考虑了用于使参考电流吸收器1400生成期望水平的参考电流的期望编程电压的情况下设定的。[0130]在校准周期1704的开始，读取线RD变为高以关断第三开关晶体管1460,从而通过驱动晶体管1410排出存储电容器1430的一部分电压（电荷）。排出的量是驱动晶体管1410的特性的函数。例如，如果驱动晶体管1410为“强”，那么排出发生得相对迅速，并且在校准周期1704的固定时长TIPC内相对更多的电荷经由驱动晶体管1410从存储电容器1430排出。另一方面，如果驱动晶体管1410为“弱”，那么排出发生得相对缓慢，并且在校准周期1704内相对更少的电荷经由驱动晶体管1410从存储电容器1430排出。于是，对于相对强的驱动晶体管，存储在存储电容器1430中的电压（电荷）减少得相对更多；反之，对于相对弱的驱动晶体管，存储在存储电容器1430中的电压（电荷减少得相对更少，从而为整个显示器的电流吸收器1400的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0131]在校准周期1704之后，在发光周期1708之前进行稳定周期1706。在稳定周期1706期间，第三、第四和第五开关晶体管1460、1470和1480保持截止，而写入信号WR变为高以使第一开关晶体管和第二开关晶体管1440、1450也截止。在稳定周期1706的持续时间结束之后，在发光周期17〇8的开始，发射信号EM变为低以导通第四和第五开关晶体管1470、1480D这使得驱动晶体管1410能够被电压VSG=VMQN-VG=VMQN-VBP-VcS=VMQN-VBP+VDATA-VM〇N+VthTl=VDATA+VthTl-VBP驱云力。这使得参考电流IREF能够根据存储电容器1430中的校准后的存储电压而被提供至监控参考电流线，并且该参考电流也是驱动晶体管1410的阈值电压VthT1的函数并且与Vmcin无关，也与Vdd无关。[0132]对于图I5中所示的4T1C参考电流源1500,在编程周期1702期间，第一开关晶体管1M0和第二开关晶体管1540均导通。存储电容器1560的电压且进而驱动晶体管1510的电压Vsg被充电至Vdd-Vdata的值，其中，Vdd是参考电位线ELVDD的电压，Vdata是数据线的电压。这些电压中的至少一者是根据用于使参考电流源1500生成期望水平的参考电流的期望编程电压而设定的。[0133]在校准周期1704的开始，读取线RD变为高以关断第二开关晶体管1540,从而通过驱动晶体管1510排出存储电容器1560的一部分电压（电荷）。排出的量是驱动晶体管1510的特性的函数。例如，如果驱动晶体管MIO为“强”，那么排出发生得相对迅速，并且在校准周期1704的固定时长T1PC内相对更多的电荷经由驱动晶体管1510从存储电容器1560排出。另一方面，如果驱动晶体管1510为“弱”，那么排出发生得相对缓慢，并且在校准周期1704内相对更少的电荷经由驱动晶体管1510从存储电容器1560排出。于是，对于相对强的驱动晶体管，存储在存储电容器1560中的电压（电荷）减少得相对更多;反之，对于相对弱的驱动晶体管，存储在存储电容器1560中的电压（电荷减少得相对更少，从而针对为整个显示器提供的参考电流的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0134]在校准周期1704之后，在发光周期之前进行稳定周期1706。在稳定周期1706期间，第二和第三开关晶体管1540、1550保持截止，而写入信号WR变为高以使第一开关晶体管1530也截止。在稳定周期17〇6的持续时间结束之后，在发光周期1708的开始，发射信号EM变为低以导通第三开关晶体管15f50,这使得参考电流IREF能够根据存储电容器1560中的校准后的存储电压而被提供至监控参考电流线。[0135]对于图I6中所示的6T1C参考电流源1600,在编程周期1702内，第一开关晶体管1640、第一开关晶体管1650和第二开关晶体管166〇均导通。存储电容器1630的电压Vcs被充电至如下值:VcB-Vg=VdATA_VdD-VSGTI〜VDATA_VDD+VthTl，其中，Vdata是数据线的电压，Vdd是参考电势ELVDD的电压，VSGT1是驱动晶体管1610的栅极端子与第一端子之间的电压，并且VthT1是驱动晶体管1610的阈值电压。这里，Vdata是在考虑了用于使参考电流源1600生成期望水平的参考电流的期望编程电压的情况下而设定的。[0136]在校准周期1704的开始，读取线RD变为高以关断第三开关晶体管1660,从而通过驱动晶体管1610排出存储电容器1630的一部分电压（电荷）。排出的量是驱动晶体管1610的特性的函数。例如，如果驱动晶体管1610为“强”，那么排出发生得相对迅速，并且在校准周期1704的固定时长TIPC内相对更多的电荷经由驱动晶体管1610从存储电容器1630排出。另一方面，如果驱动晶体管1610为“弱”，那么排出发生得相对缓慢，并且在校准周期1704内相对更少的电荷经由驱动晶体管1610从存储电容器1630排出。于是，对于相对强的驱动晶体管，存储在存储电容器1630中的电压（电荷）减少得相对更多;反之，对于相对弱的驱动晶体管，存储在存储电容器1630中的电压电荷减少得相对更少，从而为整个显示器的电流源1600的不均匀性和差异性不论是由于制造中的差异还是随时间的劣化差异而导致的提供一些补偿。[0137]在校准周期1704之后，在发光周期1708之前进行稳定周期1706。在稳定周期1706期间，第三、第四和第五开关晶体管1660、1670和1680保持截止，而写入信号WR变为高以使第一开关晶体管和第二开关晶体管1640、1650也截止。在稳定周期1706的持续时间结束之后，在发光周期n〇8的开始，发射信号EM变为低以导通第四和第五开关晶体管1670、1680。这使得驱动晶体管1610能够被电压Vsg=Vdd-Vg=Vdd-VBP-Vcs=Vdd_VBP+Vdata-Vdd+VthTl=VDATA+VthTl-VBP驱动。这使得参考电流lREF能够根据存储电容器163〇中的校准后的存储电压而被提供至监控参考电流线，并且该参考电流也是驱动晶体管1610的阈值电压VthTl的函数并且与Vdd无关。[0138]参照图18,现在讨论数据和监控线的面板上多路复用。驱动芯片（未图示针对例如一列的红、绿和蓝像素经由数据监控线DM_R、DM_G提供驱动信号。这些线的各者经由两个开关连接至单独的对应的数据线和监控线。例如，DM_R连接至用于红色子像素的Data_I^Mon_R，DM_G连接至用于绿色子像素的连接至用于蓝色子像素的和Mon_X线上用于多路解编DM_X信号的开关相应地受到数据使能DEN信号线对应于本文中说明的WR信号和监控使能MEN信号线对应于本文中说明的RD信号）的控制。各监控线经由额外开关连接至单独的参考电压。例如，接至VrefR，M0N_G连接至VrefG，并且M0N_B连接至VrefB。这些将监控线连接至各自的参考电压的相应的额外开关受到复位使能REN信号线对应于本文中说明的RST信号的控制。多路复用提供了驱动芯片未图示的IO计数的减少。[0139]虽然已经图示并说明了本发明的特定实施方式和应用方式，但是应当理解的是，本发明不限于本文中公开的具体的结构和构成，并且在不背离如随附的权利要求书中所限定的本发明的精神和范围的前提下，显然能够从前述说明中获得各种变型、改变和修改。

权利要求：1.一种为发射显示器系统的像素生成电流的系统，各像素具有发光装置，所述系统包括：多个所述像素；多个电流生成电路，用于为至少一个相应的所述像素提供电流;和控制器，所述控制器连接至所述电流生成电路并且用于经由多个信号线控制所述电流生成电路；其中，各所述电流生成电路包括：至少一个驱动晶体管，其用于为所述像素提供所述电流;和存储电容器，其用于被编程并且用于设定由所述至少一个驱动晶体管提供的所述电流的大小；其中，所述控制器对各所述电流生成电路的控制包括：在编程周期内将所述存储电容器充电至定义水平；以及在所述编程周期之后，在校准周期内，以作为所述至少一个驱动晶体管的特性的函数的方式使所述存储电容器部分放电。2.根据权利要求1所述的系统，其中，所述至少一个驱动晶体管包括一个驱动晶体管，并且所述控制器对各所述电流生成电路的控制还包括：在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以包含所述驱动驱动晶体管的阈值电压，使得在发光周期内，所述发光周期内的源极端子与漏极端子之间的电压是所述驱动晶体管的所述阈值电压的函数。3.根据权利要求1所述的系统，其中，所述至少一个驱动晶体管包括一个驱动晶体管，并且所述控制器对各所述电流生成电路的控制还包括：在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以至少包含施加至所述驱动驱动晶体管的源极端子的第一电压，使得在所述驱动晶体管的所述源极端子处保持所述第一电压的发光周期内，所述源极端子与漏极端子之间的电压与所述第一电压无关。4.根据权利要求3所述的系统，其中，所述第一电压是VDD和Vmqn中的一者。5.根据权利要求1所述的系统，其中，各所述电流生成电路包括用于为所述至少一个相应的像素提供所述电流的参考电流吸收器和参考电流源中的一者，所述电流被用来针对所述至少一个相应的像素提供参考电流偏置。6.根据权利要求1所述的系统，其中，各所述像素包括用于为所述像素提供所述电流的所述电流生成电路，所述电流用于驱动所述像素的所述发光装置。7.根据权利要求6所述的系统，其中，所述发光装置是有机发光二极管OLED。8.根据权利要求7所述的系统，其中，所述控制器对各所述电流生成电路的控制还包括：在与发光周期几乎同时开始的复位周期内，将所述OLED的阳极和所述至少一个驱动晶体管的端子中的至少一者复位至低参考电压。9.一种为发射显示器系统的像素生成电流的方法，各像素具有发光装置，所述系统包括多个所述像素;多个电流生成电路，用于为至少一个相应的所述像素提供电流，各所述电流生成电路包括至少一个驱动晶体管和存储电容器，所述至少—个驱动晶体管用于为所述像素提供所述电流，所述存储电容器用于被编程并且用于设定由所述至少一个驱动晶体A提供的所述电流的大小，所述方法包括：§经由多个信号线控制各所述电流生成电路，所述控制包括：在编程周期内将所述存储电容器充电至定义水平；以及在所述编程周期之后，在校准周期内，以作为所述至少一个驱动晶体管的特性的函数的方式使所述存储电容器部分放电。10.根据权利要求9所述的方法，其中，所述至少一个驱动晶体管包括一个驱动晶体管，并且控制各所述电流生成电路还包括：^在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以包含所述驱动驱动晶体管的阈值电压，使得在发光周期内，所述源极端子与所述漏极端子之间的电压是所述驱动晶体管的所述阈值电压的函数。11.根据权利要求9所述的方法，其中，所述至少一个驱动晶体管包括一个驱动晶体管，并且对各所述电流生成电路的控制还包括：在所述编程周期内，对连接至所述驱动晶体管的栅极端子的所述存储电容器充电以至少包含施加至所述驱动驱动晶体管的源极端子的第一电压，使得在所述驱动晶体管的所述源极端子处保持所述第一电压的发光周期内，所述源极端子与所述漏极端子之间的电压与所述第一电压无关。12.根据权利要求11所述的方法，其中，所述第一电压是Vdd和Vmqn中的一者。13.根据权利要求9所述的方法，其中，各所述电流生成电路包括用于为所述至少一个相应的像素提供所述电流的参考电流吸收器和参考电流源中的一者，所述电流被用来针对所述至少一个相应的像素提供参考电流偏置。14.根据权利要求9所述的方法，其中，各所述像素包括用于为所述像素提供所述电'流的所述电流生成电路，所述电流用于驱动所述像素的所述发光装置。15.根据权利要求14所述的方法，其中，所述发光装置是有机发光二极管〇LED。16.根据权利要求15所述的方法，其中，控制各所述电流生成电路还包括：日在与发光周期几乎同时开始的复位周期内，将所述〇LED的阳极和所述至少一个驱动晶体管的端子之中的至少一者复位至低参考电压。

百度查询： 伊格尼斯创新公司 像素、参考电路以及时序技术

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD