申请/专利权人：阿托梅拉公司

申请日：2015-11-24

公开（公告）日：2021-01-05

公开（公告）号：CN107112354B

主分类号：H01L29/06(20060101)

分类号：H01L29/06(20060101);H01L29/10(20060101);H01L29/15(20060101);H01L29/66(20060101);H01L29/778(20060101)

优先权：["20141125 US 62/083,994","20151123 US 14/948,547"]

专利状态码：有效-授权

法律状态：2021.01.05#授权;2017.09.22#实质审查的生效;2017.08.29#公开

摘要：一种半导体装置可以包括：在其中具有沟道凹陷部的衬底，在所述衬底中的多个间隔开的浅沟槽隔离STI区，以及在所述衬底中间隔开并在一对STI区之间的源极和漏极区。超晶格沟道在所述衬底的沟道凹陷部中并在源极和漏极区之间延伸，所述超晶格沟道包括多个堆叠的层组，并且所述超晶格沟道的每个层组包括限定基础半导体部分的堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。替换栅极可以在超晶格沟道之上。

主权项：1.一种用于制备半导体装置的方法，所述方法包括：在衬底中形成多个间隔开的浅沟槽隔离STI区；在一对STI区之间的衬底上形成虚设栅极；在所述虚设栅极的相对侧并在所述一对STI区之间的衬底中形成源极和漏极区；在所述衬底上形成围绕所述虚设栅极的电介质层；去除所述虚设栅极和所述虚设栅极下面的衬底的部分以限定完全在所述源极和漏极区之间延伸的衬底中的沟道凹陷部；执行限定超晶格沟道的选择性的超晶格生长，所述超晶格沟道在所述沟道凹陷部中并且与所述源极和漏极区接触，所述超晶格沟道包括多个堆叠的层组，所述超晶格沟道的每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层；以及在所述超晶格沟道之上形成替换栅极并去除所述电介质层。

全文数据：包括超晶格和替换金属栅极结构的半导体装置和相关方法[0001]相关申请[0002]本申请基于2014年11月25日提交的在先提交的临时申请序列No.62083,994和2015年11月23日提交的专利申请序列No.14948,547;这些申请的公开内容通过引用整体地并入本文中。技术领域[0003]本申请涉及半导体领域，并且更具体地，涉及包含超晶格的半导体装置和相关方法。背景技术[0004]已经提出了结构和技术来增强半导体装置的性能，比如通过增强电荷载流子的迀移率来增强半导体装置的性能。例如，Currie等人的美国专利申请No.20030057416公开了硅的应变材料层、硅-锗以及松弛硅并且还包括无杂质区域否则将会引起性能退化）。上部硅层中产生的双轴应变改变载流子迀移率，从而允许较高速和或较低功耗装置。Fitzgerald等人的已公布的美国专利申请No.20030034529公开了同样基于类似应变娃技术的CMOS反相器。[0005]Takagi的美国专利No.6，472，685B2公开了一种半导体装置，该半导体装置包括夹于硅层间的硅碳层，以使得第二硅层的导带和价带受到拉伸应变。具有较小的有效质量并且已被施加到栅极电极的电场感应的电子被限制在第二硅层中，因此，可以肯定η沟道MOSFET具有更高的迀移率。[0006]Ishibashi等人的美国专利No.4，937，204公开了一种超晶格，其中多层（少于8个单层，且包含部分或双金属半导体层或二元化合物半导体层交替地并且外延地生长。主电流流动方向垂直于超晶格层。[0007]Wang等人的美国专利No.5，357，119公开了具有通过减少超晶格中的合金散射获得的较高迀移率的硅-锗短周期超晶格。按照这些原则，Candelaria的美国专利No.5，683，934公开了包括沟道层的增强迀移率M0SFET，该沟道层包含硅和在硅晶格中以一定比例替代性出现的第二材料的合金，这将沟道层置于拉伸应力下。[0008]Tsu的美国专利No.5，216，262公开了包括两个势皇区和夹于势皇之间的薄外延生长的半导体层的量子阱结构。每个势皇区包括厚度通常在2到6个单层范围内的交替的Si02Si层。硅的更厚部分夹于势皇之间。[0009]同样Tsu于2000年9月6日在ApplliedPhysicsandMaterialsScienceProcessing的第391-402页在线发表的题目为“Phenomenainsiliconnanostructuredevices”的文章公开了硅和氧的半导体-原子超晶格SASdi0超晶格被公开为在硅量子以及发光装置中是有用的。具体地，构建和测试了绿色电致发光二极管结构。二极管结构中电流流动是垂直的，即垂直于SAS层。公开的SAS可以包括由吸附物诸如氧原子、以及⑶分子分开的半导体层。在吸收的氧单层上硅的生长被描述为具有相当低缺陷密度的外延。一个SAS结构包括I.Inm厚的硅部分（S卩，大约8个硅原子层）以及具有两倍于此硅厚度的另一个结构。Luo等人在PhysicsReviewLetters,Vol·89,No·72002年8月12日）发表的题目为“ChemicalDesignofDirect-GapLight-EmittingSilicon”的文章进一步讨论了Tsu的发光SAS结构。[00Ί0]Wang、Tsu和Lofgren的已公开的国际申请WO02103,767A1公开了薄娃和氧、碳、氮、磷、锑、砷或者氢的势皇构成块，从而使垂直地流过晶格的电流降低了超过四个量级。绝缘层势皇层允许低缺陷外延硅接着沉积到绝缘层。[0011]Mears等人的已公开的英国专利申请2，347，520公开了非周期性光子带隙AI3BG结构的原理可能适合于电子带隙工程。具体地，该申请公开了可以设定材料参数例如，能带极小值的位置、有效质量等等来产生具有期望的能带结构特性的新非周期性材料。还公开了可以对材料进行设计的其它参数诸如电导率、热导率和介电常数或者磁导率）。[0012]尽管由这些结构提供了优势，但是用于在各种半导体装置中集成先进半导体材料的进一步的发展可能是希望的。发明内容[0013]—种用于制备半导体装置的方法可以包括:在衬底中形成多个间隔开的浅沟槽隔离STI区，在一对STI区之间的衬底上形成虚设栅极，在所述虚设栅极的相对侧并在所述一对STI区之间的衬底中形成源极和漏极区，以及在衬底上形成围绕所述虚设栅极的电介质层。该方法可以进一步包括去除所述虚设栅极和所述虚设栅极下面的衬底的部分以限定在所述源极和漏极区之间的衬底中的沟道凹陷部，以及在所述沟道凹陷部中形成包括多个堆叠的层组的超晶格沟道。所述超晶格沟道的每个层组可以包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。该方法还可以包括在所述超晶格沟道之上形成替换栅极并去除所述电介质层。[0014]更具体地，该方法可以进一步包括在所述一对STI区之间的衬底中执行阱注入。此夕卜，形成所述替换栅极包括在所述超晶格沟道之上形成高K电介质层，并在所述高K电介质层之上形成金属栅极电极。[0015]举例来说，每个基础半导体部分可以包含硅、锗等。还举例来说，所述至少一个非半导体单层可以包含选自包括氧、氮、氟和碳-氧的组的非半导体。[0016]此外，所述超晶格沟道可以进一步包括在最上面的层组上的基础半导体帽层。此夕卜，来自相对的基础半导体部分的至少一些半导体原子通过其间的所述至少一个非半导体单层被化学地束缚在一起。[0017]—种相关的半导体装置可以包括:在其中具有沟道凹陷部的衬底，在所述衬底中的多个间隔开的浅沟槽隔离STI区，以及在所述衬底中间隔开并在一对STI区之间的源极和漏极区。超晶格沟道可以在所述衬底的沟道凹陷部中并在源极和漏极区之间延伸，所述超晶格沟道包括多个堆叠的层组，并且所述超晶格沟道的每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。替换栅极可以在所述超晶格沟道之上。附图说明[0018]图1是根据本发明的用于在半导体装置中使用的超晶格的高倍放大的示意性截面图。[0019]图2是图1中示出的超晶格的一部分的透视示意性原子图。[0020]图3是根据本发明的超晶格的另一个实施例的高倍放大的示意性截面图。[0021]图4A是对现有技术中的体硅和图1-2中示出的4lSiO超晶格两者从伽马点G计算的能带结构的图表。[0022]图4B是对现有技术中的体硅和图1-2中示出的4lSiO超晶格两者从Z点计算的能带结构的图表。[0023]图4C是对现有技术中的体硅和图3中示出的5l3lSi0超晶格两者从伽马点和Z点计算的能带结构的图表。[0024]图5是根据示例实施例的包括覆在超晶格沟道层上的替换金属栅极的半导体装置的截面图。[0025]图6-图13是例示制备图5的半导体装置的方法的一系列截面图。[0026]图14是对应于图5-图13中例示的方法的流程图。具体实施方式[0027]现在将参考附图在下文中更完整地描述本发明，附图中示出了本发明的优选实施例。然而，本发明可以以多种不同形式来体现并且不应该解释为局限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是透彻且完整的，并且将向本领域技术人员完整地传达本发明的范围。同样的附图标记始终指代同样的要素，并且主要符号被用来指示不同实施例中的类似要素。[0028]本发明涉及在原子或分子层面控制半导体材料的性质。进一步地，本发明涉及用于在半导体装置中使用的改进材料的确定、创造以及使用。[0029]申请人从理论上阐明（但不希望束缚于此本文描述的特定超晶格降低了电荷载流子的有效质量，并且这从而导致更高的电荷载流子迀移率。在文献中，用各种定义来描述有效质量。作为有效质量的改进的测量，申请人分别针对电子和空穴使用“电导率倒数有效质量张量（conductivityreciprocaleffectivemasstensor”]^—1和Mh—S对于电子定义为：[0031]以及对于空穴定义为：[0033]其中f是费米狄拉克分布，Ef是费米能级，T是温度，Ek，n是电子在与波矢k和第η个能带对应的态中的能量，下标i和j指的是笛卡尔坐标系x、y、z，在布里渊区Β.Ζ.进行积分，并且分别对于电子和空穴的能量在费米能级以上或以下的能带进行求和。[0034]申请人对电导率倒数有效质量张量的定义使得材料的电导率的张量分量比电导率倒数有效质量张量的相应分量的较大值更大。再次，申请人从理论上阐明（但不希望束缚于此本文描述的超晶格设置电导率倒数有效质量张量的值以便增强材料的导电性质诸如一般针对电荷载流子输运的优选方向）。适当张量参数元（appropriatetensorelement的逆也被称为电导率有效质量。换句话说，为了表征半导体材料结构，使用如上描述并在预期的载流子输运方向上计算的电子空穴的电导率有效质量来区分改进的材料。[0035]申请人已经确认了用于在半导体装置中使用的改进的材料或结构。更具体地，申请人已经确认了具有电子和或空穴的适当的电导率有效质量比硅的相应值小得多的能带结构的材料或结构。除这些结构的增强的迀移率特性之外，如将会在下面进一步讨论的，还可以以它们提供压电、热电、和或铁电的性质这样的方式来形成或使用它们，这些性质对于用在很多不同类型的装置中是有益的。[0036]现在参照图1和图2,材料或结构以超晶格25的形式，超晶格25的结构被在原子或分子层面控制，并且可以使用已知的原子或分子层沉积的技术来形成。超晶格25包括以堆叠关系布置的多个层组45a-45n，也许具体参考图1的示意性截面图能最好理解。[0037]超晶格25的每个层组45a-45n例示性地包括限定相应的基础半导体部分46a-46n的多个堆叠的基础半导体单层46和其上的能带修改层50。为了清晰地例示，通过图1中的点画指示能带修改层50。[0038]能带修改层50例示性地包括约束在相邻的基础半导体部分的晶格内的一个非半导体单层。“约束在相邻的基础半导体部分的晶格内”意味着:来自相对的基础半导体部分46a-46n的至少一些半导体原子通过其间的非半导体单层50被化学地束缚在一起，如图2所示。如下面将进一步讨论的，一般来说，通过原子层沉积技术来控制沉积在半导体部分46a-46η上的非半导体材料的量以使得不是所有可用的半导体键合位点（S卩，小于全部或100%覆盖被到非半导体原子的键占据，可以实现这种配置。因此，随着半导体材料的另外单层46沉积在非半导体单层50上或之上，新沉积的半导体原子将会占据在非半导体单层之下的半导体原子的其余空位键合位点。[0039]在其它实施例中，可以是多于一个这样的非半导体单层。应该注意，在此对非半导体或半导体单层的引述意味着：用于该单层的材料以体形成则会是非半导体或半导体。也就是说，本领域技术人员将意识到，诸如硅的材料的单个单层可能并不必然展现出与它形成为体或相对厚的层的情况下的相同的性质。[0040]申请人从理论上阐明（但不希望束缚于此）：能带修改层50和相邻的基础半导体部分46a-46n使得超晶格25在平行层的方向上对于电荷载流子具有比以其它方式出现的低的适当电导率有效质量。以另一种方式考虑，该平行方向与堆叠方向是正交的。能带修改层50还可以使得超晶格25具有常见能带结构，同时还有益地起在垂直地位于超晶格之上和之下的层或区之间的绝缘体的作用。[0041]此外，该超晶格结构还可以有益地作为对在垂直地位于超晶格25之上和之下的层之间的掺杂剂和或材料扩散的阻挡物。本领域技术人员将意识到，这些性质可以因此有益地允许超晶格25提供针对高K电介质的界面，该界面不仅减少高K材料扩散进入沟道区，而且还可以有益地降低不期望的散射效应并且改进装置迀移率。[0042]还可以从理论上阐明，包括超晶格25的半导体装置基于比以其它方式存在的更低的电导率有效质量，可以享有更高的电荷载流子迀移率。在一些实施例中，作为由本发明获得的能带工程的结果，超晶格25可以进一步具有基本上直接带隙，这例如对光电装置尤其有益。[0043]超晶格25还例示性地包括在上部层组45η上的帽层52。该帽层52可以包含多个基础半导体单层46。帽层52可以具有2到100个基础半导体的单层，并且，更优选地具有10到50个单层。[0044]每个基础半导体部分46a-46n可以包含选自包括IV族半导体、III-V族半导体以及II-VI族半导体的组的基础半导体。当然，本领域技术人员将意识到，术语“IV族半导体”还包括IV-IV族半导体。更具体地，例如，基础半导体可以包括硅和锗中的至少一种。[0045]例如，每个能带修改层50可以包含选自包括氧、氮、氟、碳和碳-氧的组的非半导体。该非半导体通过下一层的沉积仍然是合乎期望地热稳定的，从而促进制造。在其它实施例中，非半导体可以是与给定半导体工艺相兼容的另外的无机或有机的元素或化合物，如本领域技术人员将意识到的。更具体地，例如，基础半导体可以包含硅和锗中的至少一种。[0046]应该注意的是，术语“单层”意在包括单原子层以及单分子层。还需注意的是，由单个单层提供的能带修改层50也意在包括其中不是所有可能的位点都被占据（S卩，少于全部或100%覆盖）的单层。例如，特别参考图2的原子图示，例示了用于硅作为基础半导体材料和氧作为能带修改材料的41重复结构。在例示的示例中，用于氧的可能位点只有一半被占据。[0047]在其它实施例和或以不同的材料，这种一半占据将不一定会是本领域技术人员将会意识到的情况。事实上，甚至在这个示意图中也可以看到，给定单层中的个别氧原子并没有如原子沉积领域的普通技术人员将意识到的那样精确地沿着平面对齐。举例来说，优选的占据范围是从可能的氧位点被占满的大约八分之一到一半，尽管在其它特定实施例中可以使用其它数字。[0048]当前在传统半导体工艺中广泛使用硅和氧，并且因此，制造商们很容易能够使用本文描述的这些材料。原子或单层沉积现在同样被广泛使用。因此，本领域技术人员将意识至IJ，根据本发明的包含超晶格25的半导体装置可以非常容易被采纳和实施。[0049]申请人从理论上阐明（但不希望被束缚于此），对于超晶格诸如SiΟ超晶格），例如，硅单层的数量理想地应该是7或者更小以便超晶格的能带始终是一致或者相对均匀的，以获得期望的优点。图1和图2中示出的SiΟ的41重复结构已经被模型化来指示电子和空穴在X方向的增强的迀移率。例如，电子的计算的电导率有效质量对于体硅，各向同性是0.26，且对于41Si0超晶格它在X方向上是0.12，得到了0.46的比率。类似地，对于空穴的计算，对体硅产生了0.36的值以及对41Si0超晶格产生0.16的值，得到了0.44的比率。[0050]尽管这种方向性优选特征在某些半导体装置中可能是期望的，但是其它装置可能得益于在任何平行于层组的方向上的迀移率更加均匀地增加。本领域技术人员将意识到，具有对于电子或空穴两者或者仅仅这些类型的电荷载流子的一种的迀移率的增大也可以是有益的。[0051]对于超晶格25的4lSiO实施例的较低电导率有效质量可以比以其它方式发生的电导率有效质量的23小，并且这适用于电子和空穴两者。当然，本领域技术人员将意识到，超晶格25可以进一步包含至少一种类型的导电性掺杂剂。[0052]事实上，现在附加地参考图3,现在描述根据本发明的具有不同性质的超晶格25’的另一个实施例。在这个实施例中，例示了3151的重复模式。更具体地，最低的基础半导体部分46a’具有三个单层，并且第二低的基础半导体部分46b’具有5个单层。在超晶格25’中始终以这个模式重复。能带修改层50’各自可以包括单个单层。对于这样的包括SiΟ的超晶格25’，电荷载流子迀移率的增强独立于在层平面的取向。图3中未特别提到的那些其它项与以上参照图1讨论的项类似，并且不需要在此进一步的讨论。[0053]在一些装置实施例中，超晶格的所有基础半导体部分可以是相同数量的单层那样厚。在其它实施例中，至少一些基础半导体部分可以是不同数量的单层那样厚。在另外的其它实施例中，所有的基础半导体部分可以是不同数量的单层那样厚。[0054]在图4A-图4C中，呈现了使用密度泛函理论DFT计算的能带结构。在本领域众所周知，DFT低估了带隙的绝对值。因此带隙之上的所有能带可以被移动适当的“剪刀修正scissorscorrection”。然而，已知能带的形状是可靠得多的。应该考虑此来解释垂直能量轴。[0055]图4A示出了对体娃（由连续线表示）和图1示出的4lSiO超晶格25由虚线表示）从伽马点G计算的能带结构。各方向涉及41Si0结构的单元晶胞而不是传统的娃晶胞，尽管图中的（001方向确实对应于传统硅单元晶胞的（001方向，并因此，示出了硅导带最小值的期望位置。图中的（100和010方向对应于传统硅单元晶胞的（110和-110方向。本领域技术人员将会意识到，图中硅的能带被折叠以将它们表示在4lSiO结构的适当倒格子方向上。[0056]可以看到，4lSiO结构的导带最小值位于的伽马点处，与体硅Si形成对照，而价带最小值发生在001方向上布里渊区的边缘我们称之为Z点）处。还应该注意到，相比于硅导带最小值的曲率，4lSiO结构的导带最小值的曲率更大，这是因为由附加的氧层引入的扰动导致的能带分裂。[0057]图4B示出了对体硅连续线）和4lSiO超晶格25虚线）两者从Z点计算的能带结构。这个图例示了（100方向上价带的增强的曲率。[0058]图4C示出了对体硅连续线和图3的超晶格25’的5l3lSi0结构虚线两者从伽马点和Z点计算的能带结构。由于5l3lSi0结构的对称性，在（100和010方向计算的能带结构是等价的。因此，预期电导率有效质量和迀移率在平行于层的平面（即，垂直于001堆叠方向）中是各向同性的。注意，在5l3lSi0示例中，导带最小值和价带最大值两者都在Z点处或者靠近Z点。[0059]尽管增大的曲率是降低的有效质量的指示，但是也可以通过电导率倒数有效质量张量的计算来取得合适的对比和区别。这使得申请人进一步从理论上阐明：5131超晶格25’应该大体上是直接带隙的。本领域技术人员将会理解，光跃迀的合适的矩阵元是直接和非直接带隙行为之间差别的另一个指示。[0060]使用上述手段，可以为特定的目的选择具有改进的能带结构的材料。如图5所示，一个这样的示例是半导体装置100中的超晶格材料层125,在半导体装置100中超晶格材料定位在替换栅极105下面的沟道凹陷部104中。当在半导体装置100的沟道区中利用时，上述超晶格材料层125的量子限制性质可以提供显著的优点，诸如偏置温度不稳定性BTI可靠性的改进和载流子迀移率提升（以及相应的NMOS性能的改进以及提供“后沟道”集成选择，“后沟道”集成选择意味着沟道在形成源极漏极和虚设栅极之后形成，如以下将进一步讨论的。此外，还如上所述的，超晶格材料还可以帮助减小沟道区中的泄露。[0061]在例示的示例中，半导体装置100是平面MOSFET装置，其可以用于例如匪0S、PM0S或CMOS装置中。然而，应当注意，图5所示的超晶格栅极结构也可以用在其它配置中，诸如垂直装置例如，FINFET等）中。半导体装置100例示性地包括硅衬底106、在衬底中间隔开的源极和漏极区107、108以及在衬底的沟道凹陷部104中定位在源极和漏极区之间的超晶格材料层125。如本领域技术人员将意识到的，可以包括浅沟槽隔离STI区109以将源极和漏极区107、108与衬底106上的其它装置隔离。在例示的示例中，栅极105是包括金属栅极电极110和高K电介质层111的高K替换金属栅极，并且如示出的横向地在源极和漏极区107、108之间、定位在超晶格沟道层125之上。装置100的沟道可以完全地或部分地限定在超晶格沟道层125内，或者在一些实施例中，它还可以在超晶格沟道层下面延伸。[0062]现将参考图6-图14描述用于制备半导体装置100的示例方法。可以在块201-块202执行STI和阱模块制备以形成起始衬底或晶片（图6，如本领域技术人员将意识到的。然后可以在块203图6处在衬底106上形成“虚设栅极”113，“虚设栅极”113覆在将变成沟道区的位置上。更具体地，虚设栅极113形成可以包括在衬底106和STI区109图7之上形成毯状多晶硅半导体层112例如，多晶娃），然后图案化多晶硅层以限定虚设栅极图8。然后在块204图9处，虚设栅极113可以用于对准源极和漏极107、108注入。[0063]可以将电介质层114例如，SiO2形成为覆在源极和漏极区107、108以及STI区109上并围绕虚设栅极113,如图10所示。然后可以去除虚设栅极113块205以由替换金属栅极105取代。此外，蚀刻虚设栅极113可以向下延伸到衬底106中以产生沟道凹陷部104,如图11所示。然后在块206处，如图12所示，可以使用上述技术和配置在沟道凹陷部104中形成超晶格层125。然后如本领域技术人员将意识到的，如图13所示±夬207，可以通过沉积高K电介质层111和金属栅极电极110形成替换金属栅极105。然后如本领域技术人员将意识到的，可以针对给定的装置类型适当地执行进一步的半导体装置处理。例如，可以去除电介质层114，并可以形成相应的源极漏极触件127、128，例如如图5所示。[0064]上述金属栅极实现可以相应地不仅提供上述BTI可靠性改进和载流子迀移率提升的优点，还可以提供在栅极形成和沟道集成方面的集成灵活性。如上所述，超晶格沟道层125可以有利地在源极和漏极107、108形成之后形成，这可能在超晶格沟道层不经历与源极漏极形成和虚设栅极113处理相关的各种处理步骤方面是期望的。此外，上述步骤可以重新排序以提供“前栅极”选择，而不是以上阐述的示例性“后栅极”方式。这种处理灵活性可能例如对于32nm节点或以下的CMOS实现是有利的，但是本文描述的配置也可以与其它装置尺寸一起使用。[0065]得益于前面描述和相关附图呈现的教导，本领域技术人员会想到多种修改和其它实施例。因此，应该理解，本发明不限制于所公开的具体实施例，并且意图将那些修改和实施例包括在本公开和以下权利要求的范围内。

权利要求：1.一种用于制备半导体装置的方法，所述方法包括：在衬底中形成多个间隔开的浅沟槽隔离STI区；在一对STI区之间的衬底上形成虚设栅极；在所述虚设栅极的相对侧并在所述一对STI区之间的衬底中形成源极和漏极区；在所述衬底上形成围绕所述虚设栅极的电介质层；去除所述虚设栅极和所述虚设栅极下面的衬底的部分以限定在所述源极和漏极区之间的衬底中的沟道凹陷部；在所述沟道凹陷部中形成包括多个堆叠的层组的超晶格沟道，所述超晶格沟道的每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层；以及在所述超晶格沟道之上形成替换栅极并去除所述电介质层。2.根据权利要求1所述的方法，进一步包括在所述一对STI区之间的衬底中执行阱注入。3.根据权利要求1所述的方法，其中形成所述替换栅极包括在所述超晶格沟道之上形成高K电介质层，并在所述高K电介质层之上形成金属栅极电极。4.根据权利要求1所述的方法，其中每个基础半导体部分包含硅。5.根据权利要求1所述的方法，其中每个基础半导体部分包含锗。6.根据权利要求1所述的方法，其中所述至少一个非半导体层包含氧。7.根据权利要求1所述的方法，其中所述至少一个非半导体单层包含选自包括氧、氮、氟和碳-氧的组的非半导体。8.根据权利要求1所述的方法，其中所述超晶格沟道进一步包括在最上面的层组上的基础半导体帽层。9.根据权利要求1所述的方法，其中来自相对的基础半导体部分的至少一些半导体原子通过其间的所述至少一个非半导体单层被化学地束缚在一起。10.—种半导体装置，包括：在其中具有沟道凹陷部的衬底，在所述衬底中的多个间隔开的浅沟槽隔离STI区；在所述衬底中间隔开并在一对STI区之间的源极和漏极区；以及超晶格沟道，在所述衬底的沟道凹陷部中并在所述源极和漏极区之间延伸，所述超晶格沟道包括多个堆叠的层组，所述超晶格沟道的每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层；以及在所述超晶格沟道之上的替换栅极。11.根据权利要求10所述的半导体装置，进一步包括在所述一对STI区之间的衬底中的阱注入。12.根据权利要求10所述的半导体装置，其中所述替换栅极包括：在所述超晶格沟道之上的高K电介质层;和在所述高K电介质层之上的金属栅极电极。13.根据权利要求10所述的半导体装置，其中每个基础半导体部分包含硅。14.根据权利要求10所述的半导体装置，其中每个基础半导体部分包含锗。15.根据权利要求10所述的半导体装置，其中所述至少一个非半导体层包含氧。16.根据权利要求10所述的半导体装置，其中所述至少一个非半导体单层包含选自包括氧、氮、氟和碳-氧的组的非半导体。17.根据权利要求10所述的半导体装置，其中所述超晶格沟道进一步包括在最上面的层组上的基础半导体帽层。18.根据权利要求10所述的半导体装置，其中来自相对的基础半导体部分的至少一些半导体原子通过其间的所述至少一个非半导单层被化学地束缚在一起。19.一种半导体装置，包括：在其中具有沟道凹陷部的衬底；在所述衬底中的多个间隔开的浅沟槽隔离STI区；在所述衬底中间隔开并在一对STI区之间的源极和漏极区；超晶格沟道，在所述衬底的沟道凹陷部中并在所述源极和漏极区之间延伸，所述超晶格沟道包括多个堆叠的层组，所述超晶格沟道的每个层组包括限定基础硅部分的多个堆叠的硅单层和约束在相邻的基础硅部分的晶格内的至少一个氧单层；以及替换栅极，包括在所述超晶格沟道之上的高K电介质层和在所述高K电介质层之上的金属栅极电极。20.根据权利要求19所述的半导体装置，进一步包括在所述一对STI区之间的衬底中的阱注入。21.根据权利要求19所述的半导体装置，其中所述超晶格沟道进一步包括在最上面的层组上的基础硅帽层。22.根据权利要求19所述的半导体装置，其中来自相对的基础硅部分的至少一些半导体原子通过其间的所述至少一个氧单层被化学地束缚在一起。

百度查询： 阿托梅拉公司 包括超晶格和替换金属栅极结构的半导体装置和相关方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD