申请/专利权人:高通股份有限公司
申请日:2019-04-04
公开(公告)日:2021-01-12
公开(公告)号:CN112219369A
主分类号:H04L5/00(20060101)
分类号:H04L5/00(20060101);H03M7/30(20060101);H04L1/00(20060101)
优先权:["20180405 US 62/653,424","20190403 US 16/374,488"]
专利状态码:在审-实质审查的生效
法律状态:2021.01.29#实质审查的生效;2021.01.12#公开
摘要:本发明的某些方面提供了一种用于超可靠低等待时间通信URLLC的紧凑下行链路控制信息DCI信令设计的技术。提供了一种用于通过基站BS执行的无线通信的方法。该方法通常包括根据第一DCI格式生成DCI,该DCI调度至少一个传输。第一DCI格式相对于第二DCI格式而言被压缩,并且包括载波指示符字段CIF和或速率匹配指示符字段。BS向用户设备UE发送DCI。UE基于所接收的DCI与BS进行通信。
主权项:1.一种用于通过用户设备UE的无线通信的方法,包括:从基站BS接收下行链路控制信息DCI,所述DCI调度至少一个传输并且具有相对于第二DCI格式而言被压缩的第一DCI格式,其中所述第一DCI格式包括以下中的至少一个:载波指示符字段CIF或速率匹配指示符字段;以及基于所接收的DCI与所述BS进行通信。
全文数据:
权利要求:
百度查询: 高通股份有限公司 用于URLLC的紧凑DCI
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。