申请/专利权人：安徽芯纪元科技有限公司

申请日：2020-10-13

公开（公告）日：2021-01-12

公开（公告）号：CN112214945A

主分类号：G06F30/32(20200101)

分类号：G06F30/32(20200101);G06F11/14(20060101);G06F13/42(20060101);G06F115/02(20200101)

优先权：

专利状态码：有效-授权

法律状态：2023.11.14#授权;2021.01.29#实质审查的生效;2021.01.12#公开

摘要：本发明公开了一种AXI总线隔离保护结构及其保护方法，高速外设数据接口与高速数据存储器之间设置有AXIMaster接口逻辑隔离单元，高速外设数据接口与主控设备之间设置有AXISlave接口逻辑隔离单元；当高速外设数据接口正常工作时，所述AXIMaster接口逻辑隔离单元和所述AXISlave接口逻辑隔离单元不动作；当高速外设数据接口热复位后，所述AXIMaster接口逻辑隔离单元用于对其AXIMaster接口进行隔离，保证AXIMaster接口数据传输时序的正确性，所述AXISlave接口逻辑隔离单元用于对其AXISlave接口进行隔离，保证AXISlave接口数据传输时序的正确性。本发明不仅保护了系统总线，同时也保障了读写高速数据存储器功能正确性，可应用于SOC设计中，构成片上总线体系架构。

主权项：1.一种AXI总线隔离保护结构，其特征在于，高速外设数据接口与高速数据存储器之间设置有AXIMaster接口逻辑隔离单元，高速外设数据接口与主控设备之间设置有AXISlave接口逻辑隔离单元，时钟复位管理单元连接所述AXIMaster接口逻辑隔离单元和所述AXISlave接口逻辑隔离单元；当高速外设数据接口正常工作时，所述AXIMaster接口逻辑隔离单元和所述AXISlave接口逻辑隔离单元不动作；当高速外设数据接口热复位后，所述AXIMaster接口逻辑隔离单元用于对其AXIMaster接口进行隔离，保证AXIMaster接口数据传输时序的正确性，所述AXISlave接口逻辑隔离单元用于对其AXISlave接口进行隔离，保证AXISlave接口数据传输时序的正确性。

全文数据：

权利要求：

百度查询： 安徽芯纪元科技有限公司 一种AXI总线隔离保护结构及其保护方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD