申请/专利权人：东南大学

申请日：2017-11-13

公开（公告）日：2021-01-12

公开（公告）号：CN107968649B

主分类号：H03L7/081(20060101)

分类号：H03L7/081(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.01.12#授权;2018.05.22#实质审查的生效;2018.04.27#公开

摘要：本发明公开一种高精度数字时间转换器，包括相连接的时序电路和斜坡产生及阈值比较电路。此种技术方案利用先固定时间放电再固定电流充电的方式，使得延迟时间与充放电电容的绝对值无关，只与电流比例及输入频率周期相关。由于电容值随PVT变化较大，而电流比例和输入周期较为精确，本发明相比于传统数字时间转换器具有高精度的特点，可提高DTC的转换精度和可用性。

主权项：1.一种高精度数字时间转换器，其特征在于：包括相连接的时序电路和斜坡产生及阈值比较电路；所述时序电路包括第一缓冲级、第二缓冲级、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一或非门、第一与门、第一电容和第二电容，所述第一缓冲级输入端接输入时钟信号，第一缓冲级的输出端、第一反相器的输入端、第二反相器的输入端、第一电容的一端、第一与门的第一输入端相连，第一电容的另一端接地，第一反相器的输出端用于输出第二开关控制信号，同时连接第一或非门的第一输入端，第二反相器的输出端、第二缓冲级的输入端、第二电容的一端相连，第二电容的另一端接地，第二缓冲级的输出端和第一与门的第二输入端相连，第一与门的输出端用于输出第三开关控制信号，同时与第一或非门的第二输入端相连，第一或非门的输出端用于输出第一开关控制信号，第三反相器的输入端接第一开关控制信号，输出端用于输出其反相信号，第四反相器的输入端接第二开关控制信号，输出端用于输出其反相信号，第五反相器的输入端接第三开关控制信号，输出端用于输出其反相信号；所述斜坡产生及阈值比较电路包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第三电容、电流镜、可控电流源和电压比较器，第一NMOS管栅极接第一开关控制信号，第一PMOS管栅极接第一开关控制信号的反相信号，第二NMOS管栅极接第二开关控制信号，第二PMOS管栅极接第二开关控制信号的反相信号，第三NMOS管栅极接第三开关控制信号，第三PMOS管栅极接第三开关控制信号的反相信号，第三NMOS管漏极、第三PMOS管源极与电流镜的输出端相接，外部输入基准电压接第一NMOS管漏极、第一PMOS管源极以及电压比较器的正输入端，第一NMOS管源极、第二NMOS管漏极、第三NMOS管源极、第一PMOS管漏极、第二PMOS管源极、第三PMOS管漏极、第三电容的一端、电压比较器的负输入端接到节点，第二NMOS管源极与第二PMOS管漏极接可控电流源，第三电容的另一端接地，电压比较器的输出端为转换器的输出端。

全文数据：一种高精度数字时间转换器及其控制方法技术领域[0001]本发明属于数字时间转换电路设计技术领域，特别涉及一种高精度数字时间转换器及其控制方法。背景技术[0002]数字时间转换器Digital-t〇-TimeConverter，简称DTC被广泛应用于小数亚采样锁相环及时间交织型模拟数字转换器当中。通过DTC，数字码可以控制时间延迟，为电路提供多相位的时钟信号。由于应用对相位延迟的严格要求，高精度的数字时间转换尤为重要。[0003]基于电流电容延迟模式的DTC具有相对较高的转换精度，但是延迟时间依然是与PVT敏感的电容绝对值相关的量，延迟时间难以精确控制；另一方面，应用常常需要与输入周期成比例的延迟时间，传统DTC产生的延迟与输入时钟频率没有相关性，增加了应用的复杂性。发明内容[0004]本发明的目的，在于提供一种高精度数字时间转换器及其控制方法，其可提高DTC的转换精度和可用性。[0005]为了达成上述目的，本发明的解决方案是：[0006]—种高精度数字时间转换器，包括相连接的时序电路和斜坡产生及阈值比较电路。[0007]上述时序电路包括第一缓冲级、第二缓冲级、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一或非门、第一与门、第一电容和第二电容，所述第一缓冲级输入端接输入时钟信号，第一缓冲级的输出端、第一反相器的输入端、第二反相器的输入端、第一电容的一端、第一与门的第一输入端相连，第一电容的另一端接地，第一反相器的输出端用于输出第二开关控制信号，同时连接第一或非门的第一输入端，第二反相器的输出端、第二缓冲级的输入端、第二电容的一端相连，第二电容的另一端接地，第二缓冲级的输出端和第一与门的第二输入端相连，第一与门的输出端用于输出第三开关控制信号，同时与第一或非门的第二输入端相连，第一或非门的输出端用于输出第一开关控制信号，第三反相器的输入端接第一开关控制信号，输出端用于输出其反相信号，第四反相器的输入端接第二开关控制信号，输出端用于输出其反相信号，第五反相器的输入端接第三开关控制信号，输出端用于输出其反相信号。[0008]上述斜坡产生及阈值比较电路包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第三电容、电流镜、可控电流源和电压比较器，第一匪OS管栅极接第一开关控制信号，第一PMOS管栅极接第一开关控制信号的反相信号，第二匪OS管栅极接第二开关控制信号，第二PMOS管栅极接第二开关控制信号的反相信号，第三匪OS管栅极接第三开关控制信号，第三PMOS管栅极接第三开关控制信号的反相信号，第三匪OS管漏极、第三PMOS管源极与电流镜的输出端相接，外部输入基准电压接第一NMOS管漏极、第一PMOS管源极以及电压比较器的正输入端，第一NMOS管源极、第二NMOS管漏极、第三NMOS管源极、第一PMOS管漏极、第二PMOS管源极、第三PMOS管漏极、第三电容的一端、电压比较器的负输入端接到节点，第二NMOS管源极与第二PMOS管漏极接可控电流源，第三电容的另一端接地，电压比较器的输出端为转换器的输出端。[0009]上述电流镜包括第四PMOS管、第五PMOS管和基准电流源，其中，第四PMOS管的漏极和栅极、第五PMOS管栅极接基准电流源，第四PMOS管源极、第五PMOS管源极接电源，第五PMOS管漏极作为电流镜的输出端，分别连接第三NMOS管漏极与第三PMOS管源极。[0010]如前所述的一种高精度数字时间转换器的控制方法，将一个时钟周期分为三个阶段：[0011]复位阶段，第一匪OS管与第一PMOS管导通，第三电容被快速充电到电压比较器的翻转电压Vcmp，该阶段结束时节点电压等于Vcmp;[0012]固定时间放电阶段，第二匪OS管与第二PMOS管导通，该阶段时长为输入时钟信号周期的12，记为Tin2，第三电容中的电荷通过可控电流源放电，放电电流为Icode，该阶段结束时节点电压等于[0013]固定电流充电阶段，第三匪OS管与第三PMOS管导通，以固定时间放电阶段结束电位为起始电位，对第三电容以恒定的电流Ic进行充电，节点电压Vx与充电时间t的关系为，当Vx达到电压比较器的翻转电压Vcmp时，充电时间即为所述数字时间转换器的输出延迟。[0014]采用上述方案后，本发明利用先固定时间放电再固定电流充电的方式，使得延迟时间与充放电电容的绝对值无关，只与电流比例及输入频率周期相关。由于电容值随PVT变化较大，而电流比例和输入周期较为精确，本发明相比于传统数字时间转换器具有高精度的特点，提高了DTC的转换精度和可用性。附图说明[0015]图1是本发明的原理图；[0016]图2是图1高精度数字时间转换器的关键信号波形的时序示意图；[0017]图3是图1高精度数字时间转换器的延迟控制原理示意图；[0018]图4是图1高精度数字时间转换器的时序仿真结果；[0019]图5是图1高精度数字时间转换器的在不同数字控制码下的仿真结果。具体实施方式[0020]以下将结合附图，对本发明的技术方案及有益效果进行详细说明。[0021]如图1所示，本发明提供一种高精度数字时间转换器，包括时序电路和斜坡产生及阈值比较电路，利用先固定时间放电再固定电流充电的方式，使得延迟时间与充放电电容的绝对值无关，只与电流比例及输入频率周期相关。由于电容值随PVT变化较大，而电流比例和输入周期较为精确，本发明相比于传统数字时间转换器具有高精度的特点。[0022]所述时序电路包括第一缓冲级BI、第二缓冲级B2、第一反相器INVl、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第一或非门N0R1、第一与门AND1、第一电容Cl和第二电容C2,所述第一缓冲级Bl输入端接输入时钟信号CLKin，第一缓冲级Bl的输出端、第一反相器INVl的输入端、第二反相器INV2的输入端、第一电容Cl的一端、第一与门ANDl的第一输入端相连，第一电容Cl的另一端接地，第一反相器INVl的输出端用于输出第二开关控制信号Φ2，同时连接第一或非门NORl的第一输入端，第二反相器INV2的输出端、第二缓冲级B2的输入端、第二电容C2的一端相连，第二电容C2的另一端接地，第二缓冲级B2的输出端和第一与门ANDl的第二输入端相连，第一与门ANDl的输出端用于输出第三开关控制信号Φ3,同时与第一或非门NORl的第二输入端相连，第一或非门NORl的输出端用于输出第一开关控制信号Φι，第三反相器INV3的输入端和输出端分别接第一开关控制信号Φ:及其反相信号，第四反相器INV4的输入端和输出端分别接第二开关控制信号Φ2及其反相信号，第五反相器INV5的输入端和输出端分别接第三开关控制信号Φ3及其反相信号[0023]所述斜坡产生及阈值比较电路包括第一匪OS管丽1、第二NMOS管丽2、第三匪OS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第三电容C3、基准电流源II、可控电流源12和电压比较器CMPl，第一匪OS管丽1栅极接第一开关控制信号Φ1，第一PMOS管MPl栅极接其反相信号，第二NMOS管MN2栅极接第二开关控制信号Φ2，第二PMOS管MP2栅极接其反相信号，第三匪OS管丽3栅极接第三开关控制信号Φ3,第三PMOS管MP3栅极接其反相信号，第四PMOS管MP4的漏极和栅极、第五PMOS管ΜΡ5栅极接基准电流源11，第四PMOS管MP4源极、第五PMOS管ΜΡ5源极接电源，第五PMOS管ΜΡ5漏极、第三NMOS管MN3漏极与第三PMOS管MP3源极相接，外部输入基准电压Vcmp接第一匪OS管MNl漏极、第一PMOS管MPl源极以及电压比较器CMPl的正输入端，第一NMOS管MNl源极、第二NMOS管MN2漏极、第三NMOS管MN3源极、第一PMOS管MP1漏极、第二PMOS管MP2源极、第三PMOS管MP3漏极、第三电容C3的一端、电压比较器CMP1的负输入端接到节点Vx，第二NMOS管丽2源极与第二PMOS管MP2漏极接可控电流源12，第三电容C3的另一端接地，电压比较器CMPl的输出端为本发明电路的输出CLKout。[0024]如图1所示，第一匪OS管MNl与第一PMOS管MP1、第二匪OS管MN2与第二PMOS管MP2、第三NMOS管MN3与第三PMOS管MP3组成3组开关，分别控制复位、放电、充电过程，开关信号与输入时钟相关联，通过逻辑和延迟电路产生。第四PMOS管MP4和第五PMOS管MP5组成电流镜。此外，复位电平和翻转电平被设置成了同一电平。[0025]图2为本发明中高精度数字时间转换器关键信号波形的时序示意图，一个时钟周期分为三个阶段:复位阶段、固定时间放电阶段、固定电流充电阶段:所述复位阶段，第一NMOS管丽1与第一PMOS管MPl导通，第三电容C3被快速充电到Vcmp，该阶段结束时节点Vx电压等于Vcmp。所述固定时间放电阶段，第二NMOS管MN2与第二PMOS管MP2导通，该阶段时长为输入时钟信号CLKin周期的12记为Tin2，第三电容C3中的电荷通过可控电流源12放电，通过外部编码控制放电电流Icode的大小可以控制该阶段结束时的电位，该阶段结束时节点Vx电压等于。所述固定电流充电阶段，第三匪OS管丽3与第三PMOS管MP3导通，以固定时间放电阶段结束电位为起始电位，对第三电容C3以恒定的电流Ic进行充电，节点Vx电压与充电时间t的关系为，当Vx的电压值达到电压比较器CMPl的翻转电压Vcmp时，充电时间即为所述数字时间转换器的输出延迟，可表示为可见所述的高精度数字时间转换器延迟时间与充放电电容C3的绝对值无关，只与精确的电流比例及输入信号周期相关。[0026]通过以上介绍，固定时间放电阶段的电流大小是可控的，通过改变放电电流大小可以改变放电结束后电容C3上的剩余电压，该电压作为固定电流充电阶段的初始电压，进而电容C3上的电压再以固定斜率上升。斜率固定但起点不同，达到翻转阈值的时间则不同。[0027]本发明中，放电过程的起点与充电过程的终点（翻转阈值来自同一基准电压源，而放电过程与充电过程都是对同一电容C3进行的操作，充电过程中C3上电压达到翻转阈值时的电压关系由式⑴给出，[0029]根据式⑴可以写出充电延迟时间t的表达式：[0031]从式2中可以看出，充电产生的延迟时间与电容C3值无关，只与电流比例及输入时钟周期相关总的延迟时间只需再加上Tin2。在集成电路设计当中，电流比例和输入时钟周期都可以更为精确地控制，因此本发明的转换精度得到提升。[0032]图3为图1中的高精度数字时间转换器延迟控制原理示意图。复位后，通过控制放电阶段的放电速度，一定时间后电容上的剩余电位会有差异，再用相同的电流进行充电，最后到达翻转电平的时间自然不同。由于复位电平和翻转电平被设置成了统一电平，最终电容值的影响将被抵消。[0033]图4为本发明中高精度数字时间转换器时序仿真结果，输入时钟频率为10MHz，供电电压为IV，复位和翻转电平为600mV，设计时应控制好电流与电容的大小关系，使得Vx下探不会影响放电电流的精度，充电过程只需保持600mV以下的线性度即可。图5为本发明中高精度数字时间转换器在不同数字控制码下的仿真结果，实线与虚线分别表示两种数控码下的输出，与原理分析一致。[0034]以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

权利要求：1.一种高精度数字时间转换器，其特征在于:包括相连接的时序电路和斜坡产生及阈值比较电路。2.如权利要求1所述的一种高精度数字时间转换器，其特征在于:所述时序电路包括第一缓冲级、第二缓冲级、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一或非门、第一与门、第一电容和第二电容，所述第一缓冲级输入端接输入时钟信号，第一缓冲级的输出端、第一反相器的输入端、第二反相器的输入端、第一电容的一端、第一与门的第一输入端相连，第一电容的另一端接地，第一反相器的输出端用于输出第二开关控制信号，同时连接第一或非门的第一输入端，第二反相器的输出端、第二缓冲级的输入端、第二电容的一端相连，第二电容的另一端接地，第二缓冲级的输出端和第一与门的第二输入端相连，第一与门的输出端用于输出第三开关控制信号，同时与第一或非门的第二输入端相连，第一或非门的输出端用于输出第一开关控制信号，第三反相器的输入端接第一开关控制信号，输出端用于输出其反相信号，第四反相器的输入端接第二开关控制信号，输出端用于输出其反相信号，第五反相器的输入端接第三开关控制信号，输出端用于输出其反相信号。3.如权利要求2所述的一种高精度数字时间转换器，其特征在于:所述斜坡产生及阈值比较电路包括第一匪OS管、第二匪OS管、第三匪OS管、第一PMOS管、第二PMOS管、第三PMOS管、第三电容、电流镜、可控电流源和电压比较器，第一NMOS管栅极接第一开关控制信号，第一PMOS管栅极接第一开关控制信号的反相信号，第二NMOS管栅极接第二开关控制信号，第二PMOS管栅极接第二开关控制信号的反相信号，第三NMOS管栅极接第三开关控制信号，第三PMOS管栅极接第三开关控制信号的反相信号，第三NMOS管漏极、第三PMOS管源极与电流镜的输出端相接，外部输入基准电压接第一匪OS管漏极、第一PMOS管源极以及电压比较器的正输入端，第一匪OS管源极、第二匪OS管漏极、第三匪OS管源极、第一PMOS管漏极、第二PMOS管源极、第三PMOS管漏极、第三电容的一端、电压比较器的负输入端接到节点，第二NMOS管源极与第二PMOS管漏极接可控电流源，第三电容的另一端接地，电压比较器的输出端为转换器的输出端。4.如权利要求3所述的一种高精度数字时间转换器，其特征在于:所述电流镜包括第四PMOS管、第五PMOS管和基准电流源，其中，第四PMOS管的漏极和栅极、第五PMOS管栅极接基准电流源，第四PMOS管源极、第五PMOS管源极接电源，第五PMOS管漏极作为电流镜的输出端，分别连接第三NMOS管漏极与第三PMOS管源极。5.如权利要求3所述的一种高精度数字时间转换器的控制方法，其特征在于:将一个时钟周期分为三个阶段：复位阶段，第一匪OS管与第一PMOS管导通，第三电容被快速充电到电压比较器的翻转电压Vcmp，该阶段结束时节点电压等于Vcmp;固定时间放电阶段，第二匪OS管与第二PMOS管导通，该阶段时长为输入时钟信号周期的12,记为Tin2,第三电容中的电荷通过可控电流源放电，放电电流为Icode，该阶段结束时节点电压等于固定电流充电阶段，第三匪OS管与第三PMOS管导通，以固定时间放电阶段结束电位为起始电位，对第三电容以恒定的电流Ic进行充电，节点电压Vx与充电时间t的关系为，当Vx达到电压比较器的翻转电压Vcmp时，充电时间即为所述数字时间转换器的输出延迟。

百度查询： 东南大学 一种高精度数字时间转换器及其控制方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD