申请/专利权人：亚德诺半导体集团

申请日：2017-03-17

公开（公告）日：2021-01-19

公开（公告）号：CN107204753B

主分类号：H03H11/24(20060101)

分类号：H03H11/24(20060101)

优先权：["20160317 US 15/072,697"]

专利状态码：有效-授权

法律状态：2021.01.19#授权;2017.10.27#实质审查的生效;2017.09.26#公开

摘要：本文提供的是高频信号衰减器。在某些配置中，集成电路包括承载射频RF信号的信号导体，与信号导体一起路由并用接地电压偏置的屏蔽导体；以及衰减电路，其向RF信号提供可控量的衰减。衰减电路包括电连接在信号导体的信号分接位置和屏蔽导体的屏蔽分接位置之间的分流电路。以这种方式连接分流电路通过减少从信号导体到屏蔽导体的相邻部分的有效环路的长度来增强高频性能。

主权项：1.一种集成电路，包括：信号导体，被配置为承载射频RF信号；屏蔽导体，其与所述信号导体一起敷设并且被配置为接收DC电压，其中所述信号导体和所述屏蔽导体设置在所述集成电路的不同导电层上；和衰减电路，被配置为向所述RF信号提供可控量的衰减，其中所述衰减电路包括连接在所述信号导体的信号分接位置和所述屏蔽导体的第一屏蔽分接位置之间的第一分流电路；其中所述屏蔽导体包括开口，其中所述集成电路还包括穿过所述开口的通孔，以将所述第一分流电路电连接到所述信号导体的所述信号分接位置。

全文数据：高频信号衰减器技术领域[0001]本发明的实施例涉及电子电路，更具体地涉及信号衰减器。背景技术[0002]电压可变衰减器VVA可以用于射频RF应用中以向信号提供受控量的衰减^衰减量或输出信号功率电平与输入信号功率电平的比率可以通过模拟衰减控制信号例如衰减控制电压来调整。在某些实施方式中，衰减控制电压通过反馈回路设置。[0003]在一个应用中，在收发器中使用VVA来调整由功率放大器放大的RF信号的信号强度。因此，VVA可以用于控制收发器的发射功率。在另一个应用中，在收发器中使用VVA来向低噪声放大器LNA的输出提供衰减，并且通过反馈来控制VVA的衰减，以调节接收信号的功率电平。发明内容[0004]在一个方面，提供了一种集成电路。该集成电路包括:信号导体，被配置为承载射频RF信号;屏蔽导体，与信号导体通路并且被配置为接收DC电压；以及衰减电路，被配置为向RF信号提供可控量的衰减。信号导体和屏蔽导体设置在集成电路的不同导电层上。衰减电路包括连接在信号导体的信号分接位置和屏蔽导体的第一屏蔽分接位置之间的第一分路电路。[0005]在另一方面，提供了一种电压可变衰减器。电压可变衰减器包括输入端子;输出端子;信号导体，被配置为沿着在输入端子和输出端子之间的信号路径的至少一部分传送RF信号;屏蔽导体，与信号导体路由并通过接地电压偏置；以及直接连接在信号导体和屏蔽导体之间的分流电路。分流电路被配置为接收可操作以控制提供给RF信号的衰减量的控制电压。[0006]在另一方面，提供了一种半导体管芯。半导体管芯包括被配置为承载RF信号的信号导体，被配置为接收接地电压的屏蔽导体，以及被配置为向RF信号提供可控量的衰减的衰减电路。信号导体和屏蔽导体设置在半导体管芯的不同导电层上，并且屏蔽导体包括开口。衰减电路包括电连接在信号导体和屏蔽导体之间的分流电路，并且分流电路的晶体管布局的至少一部分位于屏蔽导体的下方。半导体管芯还包括通孔，该通孔穿过屏蔽导体的开口，以将分流电路电连接到信号导体。附图说明[0007]提供这些附图和本文中的相关描述是为了说明本发明的具体实施例，而不是限制性的。[0008]图1是包括电压可变衰减器VVAs的射频RF收发器系统的一个实施例的示意图，[0009]图2是根据一个实施例的VVA的电路图。[0010]图3是根据一个实施例的衰减电路的电路图。[0011]图4A是根据一个实施例的衰减电路的示意图。[0012]图4B是根据另一实施例的衰减电路的示意图。[0013]图4C是根据一个实施例的衰减电路布局的顶部透视三维3¾视图。[0014]图5是VVA的两个实例的衰减对频率的曲线图。[0015]图6是根据另一实施例的衰减电路布局的顶部透视3D视图。[0016]图7A是根据另一实施例的衰减电路的示意图。[0017]图7B是根据另一实施例的衰减电路布局的底部透视3D视图。具体实施方式[0018]实施例的以下详细描述呈现了本发明的具体实施例的各种描述。然而，本发明可以以由权利要求限定和涵盖的多种不同方式来实施。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。[0019]射频RF系统可以用于处理可变强度或功率电平的信号。RF系统可以包括一个或多个电压可变衰减器VVAs，以在发射和或接收信号路径中提供增益控制。[0020]例如，在移动通信中，接收信号的功率电平可以取决于多种因素，诸如基站和移动设备之间的距离。因此，VVA可以在基站和或移动设备中使用以提供增益控制来调节接收信号的功率电平。在另一示例中，基站和或移动设备可以包括用于控制发射信号的输出功率的VVA。例如，VVA可以用于控制由功率放大器放大的RF信号的功率电平。通过控制传输的功率电平，可以有效地维持移动设备和基站之间的链路。[0021]VVA也称为无源可变衰减器可以在RF系统内使用以减小RF信号的幅度或功率。理想地，VVA以高线性操作，使得VVA以相对低的信号失真提供可控衰减。VVA可以使用电路元件来实现，以提供可由一个或多个模拟衰减控制信号例如衰减控制电压控制的可变电阻。[0022]VVA可以包括具有串联的多个场效应晶体管FET的分流电路，以及提供给FET的栅极的控制电压可以确定FET的导通状态电阻Ron和相应的衰减VVA。实现VVA以包括串联的多个FET可以通过在几个FET上分割输入信号来增强线性，从而减小RF信号幅度变化对由VVA提供的衰减量的影响。[0023]VVA的电路布局可以进一步影响行为和操作。例如，金属化和互连寄生可以影响VVA的性能，例如VVA的衰减器范围和或最大工作频率。衰减器范围可以指WA可以提供的作为控制电压的函数的可选衰减值的范围。另外，作为频率的函数的给定设置处的衰减的平坦度可以确定VVA的最大实际操作频率，因为可能期望在频率范围内操作VVA，其中所提供的衰减量不具有大的变化作为频率函数。期望VVA具有高的最大工作频率以允许处理高频RF信号和或由于高的最大工作频率可以用作品质因数F0M。[0024]VVA互连的寄生电感可以通过在低于VVA的期望最大工作频率的频率处引入不期望的谐振来限制VVA的频率性能。具有谐振的VVA可以在接近谐振频率的信号频率处表现出大的衰减变化。因此，谐振可以限制衰减器的最大工作频率。此外，谐振可以进一步限制由WA提供的可控衰减值的范围。[0025]在某些半导体芯片中，例如使用硅和硅锗（SiGe工艺制造的那些半导体芯片中，信号导体和屏蔽导体可以一起布线。屏蔽导体被控制为诸如地的DC电压，并且用于屏蔽由信号导体承载的RF信号。[0026]发明人已经发现，将衰减器的分流电路从信号导体的信号分接点连接到共享接地导体，引起从RF信号的返回路径产生的有效回路。有效环路从信号分接点到邻近信号分接点的屏蔽导体的一部分。此外，沿着有效回路的寄生电感可以引起降低最大工作频率的谐振。[0027]本文提供的是高频信号衰减器。在某些配置中，集成电路包括承载RF信号的信号导体，与信号导体通路并用接地电压偏置的屏蔽导体，以及为RF信号提供可控量的衰减的衰减电路。衰减电路包括电连接在信号导体的信号分接位置和屏蔽导体的屏蔽分接位置之间的分流电路。[0028]将分流电路直接连接在信号导体和屏蔽导体之间通过减少从信号导体到屏蔽导体的相邻部分的有效回路的长度来提供增强的性能。相反，集成电路可以包括低阻抗共享接地导体例如，接地轨），并且分流电路可以从信号导体电连接到共享接地导体的最近点。共享接地导体又可以电连接到1C的接地焊盘并且用于控制屏蔽导体的偏置电压。然而，发明人已经认识到将分流电路从信号导体的信号分接点连接到共享接地导体导致从RF信号的返回路径产生的有效回路。有效环路从信号分接点到邻近信号分接点的屏蔽导体的一部分。此外，沿着有效回路的寄生电感产生可以降低最大工作频率的谐振。[0029]相反，本文所述的衰减器可以包括电连接在信号导体的信号分接位置和屏蔽导体的屏蔽分接位置之间的分流电路。因此，衰减器可以具有较小的具有较小寄生电感的有效回路。以这种方式实现分流电路可以增加最大工作频率。因此，通过将分流电路连接到信号屏蔽，可以减少从信号导体到屏蔽导体上的相应位置的有效回路的长度。以这种方式，有效环路的寄生电感减小，从而将有效环路的谐振推到更高的频率，并防止谐振限制衰减器的最大工作频率。[0030]在某些构造中，信号导体和屏蔽导体设置在集成电路的不同导电层上，例如设置在相邻的金属化层上。信号导体和屏蔽导体一起布线，并且屏蔽导体用于增强信号导体对噪声和或干扰的鲁棒性。[0031]通过在屏蔽导体下方实现分流电路的晶体管布局的至少一部分，可以进一步减小寄生电感。在某些实施方式中，屏蔽导体包括开口和穿过开口以将分流电路电连接到信号导体的信号分接位置的通孔。[0032]在某些配置中，分流电路的晶体管布局沿着从信号分接位置到屏蔽分接位置的有效环实现。另外，分流电路包括在环路的不同侧上实现的场效应晶体管FET，从而相对于配置是否以直线实施FET来减小环路的长度。因此，分流电路的晶体管布局可以卷绕或转动以减小从信号导体到屏蔽导体的相应位置的有效回路的长度。[0033]有效的回路长度和寄生电感也可以通过使用分别具有大约一半大小的相应的一对分流电路实现分流电路来减小。特别地，第一分流电路可以连接在信号分接位置和第一屏蔽分接位置之间，第二分流电路可以连接在信号分接位置和第二屏蔽分接位置之间。另外，信号分接位置在第一和第二屏蔽分接位置之间大约等距离地定位。通过以这种方式连接该对分流电路，信号和地之间的有效相移将基本上等于零，但有效电感将近似减半。以这种方式实现衰减器的布局可以改善高频性能，例如在30GHz或更高的性能。[0034]本文所述的衰减器可用于在包括例如蜂窝，微波，甚小孔径终端VSAT，测试设备和或传感器应用的广泛应用中提供可控衰减。衰减器可以对各种频率的信号提供衰减，包括不仅用于诸如3〇,46，1丨]^乂，1^£和高级1^£通信的蜂窝通信的那些，而且还包括更高频率，诸如X频带中的那些（约7GHz至12GHz，KU带（约12GHz至lSGHz，K带（约WGHz至27GHz，匕带（约27GHz至40GHz，V带40GHz至75GHz和或W带（约75GHz至110GHz。因此，本文的教导适用于各种各样的RF系统，包括微波通信系统。[0035]图1是RF收发器系统100的一个实施例的示意图。RF收发器系统100包括基带系统102、IQ调制器104、IQ解调器120、第一VVA134a、第二VVA134b、功率检测器PDIMa、前置放大器109、功率放大器PA110、定向耦合器130、发射接收开关112、RF天线114和低噪声放大器LNA116。[0036]由基带系统102生成的基带IQ信号在IQ调制器104内被调制，并且遵循通过第一WA134a、前置放大器109、PA110,定向耦合器130的前向信号路径，并且进入发射接收开关112。发射接收开关112可选择性地将信号传递到RF天线114.前向信号路径也被称为发射信号路径。[0037]耦合器130可以将样本从PA110的输出反馈到PD132a。功率检测器132a可以依次基于样本向第一VVA134a提供第一模拟衰减控制信号Vatti，以便控制由前置放大器109接收的信号的衰减量。第一模拟衰减控制信号Vatti相对于PA110的输出功率而改变。以这种方式，PA110的输出功率被调节，并且发射信号路径以自适应功率控制操作。[0038]在图1中，发射接收开关112还可以沿着返回信号路径通过发射接收开关112、LNA116、第二VVA134b将来自天线114的接收的RF信号传递到IQ解调器120,其向基带系统102提供解调的IQ信号。返回信号路径也被称为接收信号路径。[0039]如图1所示，第二模拟衰减控制信号VATT2被施加到第二VVA134b，以便控制从LNA116提供的输出信号的衰减量。以这种方式，LNA116的输出功率具有用于增强接收器信号路径性能和控制由RF收发器系统100接收的信号的功率的功率控制。例如，如果来自LNA116的输出信号的强度太大，则第二模拟衰减控制信号VATT2可以用于增加第二VVA134b的衰减，从而降低接收信号功率。同样地，如果由LNA116接收的信号的强度太小，则第二衰减控制信号VATT2可以用于减小第二VVA134b的衰减，从而增加接收信号功率。[0040]虽然第二VVA134b被图示为开环配置，但是可以使用控制回路将第二模拟衰减控制信号VATT2提供给第二VVA134b。[0041]第一VVA134a和或第二VVA134b可以根据本文的教导来实现，以在高频下提供鲁棒性能。虽然，RF收发器系统100示出了可以包括如本文所述的VVA的RF系统的一个示例，但是一个或多个VVA可以用于RF系统的其他配置，包括例如微波通信系统。[0042]另外，虽然在图1中示出了组件的特定配置，但是RF收发器系统100可以以各种各样的方式来适配和修改。例如，RF收发器系统100可以包括更多或更少的接收和或发送路径。另外，RF收发器系统100可以被修改为包括更多或更少的组件和或不同的组件布置，包括例如VVA的不同布置。[0043]图2是根据一个实施例的VVA200的电路图。VVA200包括第一分流电路202、第二分流电路206、第三分流电路210、第一串联电路204、第二串联电路2〇8和控制电路232JVA2〇〇接收输入信号端子IN，并在输出端子OUT上提供衰减的输出信号。VVA200还接收模拟衰减控制彳目号Vatt，其用于控制VVA200从输入端IN到输出端OUT的衰减量。[0044]虽然图2的VVA200示出了VVA的一个实施例，但是本文的教导适用于各种各样的衰减器。例如，VVA可以包括更多或更少的分路电路和或串联电路，和或电路可以以其他方式布置。[0045]在所示实施例中，第一串联电路204和第二串联电路208在输入端IN和输出端OUT之间的信号路径中串联电连接。如图2所示，信号路径包括在第一和第二串联电路204，208之间的节点NX1。另外，第一分流电路2〇2电连接在输入端子IN和DC电压之间，其可以是例如，地面。另外，第二分流电路206电连接在节点NX1和DC电压之间。此外，第三分流电路210电连接在输出端子OUT和DC电压之间。[0046]控制电路232接收模拟衰减控制信号VATT，并且产生用于分流电路的各种控制电压。在所示的实施例中，控制电路232产生用于偏置第一分流电路202的第一控制电压VC1，用于偏置第二分流电路2〇6的第二控制电压VC2和用于偏置第三分流的第三控制电压％3。尽管图2示出了控制电路2：32为每个分流电路产生控制电压的实施例，但是其他配置也是可能的。例如，在另一实施例中，公共控制电压用于偏置两个或更多个分流电路。[0047]控制电路232基于模拟衰减控制信号VATT的值产生控制电压vci-vc3。在某些配置中，当模拟衰减控制信号Vatt增加时，每个控制电压VC1-VC3增加，并且当模拟衰减控制信号Vatt减小时，每个控制电压Vq-Vc3减小。在其他配置中，当模拟衰减控制信号Vatt增加时，每个控制电压Vcl-Vc3减小，并且当模拟衰减控制信号Vatt减小时，每个控制电压Vci_Vc3增加。在一个实施例中，控制电压Vci-Vc3中的每一个相对于模拟衰减控制信号Vatt基本上线性地改变，使得每个控制电压基本上与模拟衰减控制信号VATT成比例或与模拟衰减控制信号VATT成反比。[0048]因此，控制电路232使用控制电压VC1-VC3来控制在VVA200的输入端IN和输出OUT之间传播的RF信号的衰减水平或量。衰减量基于模拟衰减控制信号Vatt。[0049]在某些配置中，分流电路202,206,210各自包括至少一个场效应晶体管FET，并且控制电压VC1，VC3用于偏置FET的栅极。[0050]所示的分流电路202,206,210和串联电路204,208可以包括被布置为控制VVA200的哀减特性的诸如带状线，无源器件和或有源器件的部件。例如，分流电路2〇2，206，210和串联电路204,208可以被实现为在模拟衰减控制信号Vatt的调谐范围上提供期望范围的衰减值。电路还可以被实现为在信号频率的范围上提供鲁棒的性能和或为不同的衰减控制信号值提供从输入到输出的相对小的相位变化。[0051]在一个实施例中，串联电路204,208包括电感器。然而，其他配置也是可能的。[0052^尽管图2的实施例示出了分别具有第一和第二串联电路204和208以及第一，第二和第三分流电路202,206和210的VVA200,但是其他配置也是可能的。例如，其他实施例可以使用具有或不具有一个或多个串联电路的一个分流电路。[0053]图2的VVA200的额外细节可如本文所述。[0054]图3是根据一个实施例的衰减电路300的电路图。衰减电路300可以表示衰减器的一部分，例如图2的VVA200。衰减电路3〇〇包括分流臂或电路301以及在输入端預和输出端OUT之间的信号路径302。如图3所示，分流电路301电连接在信号路径302的节点和接地电压G之间。另外，分流电路301接收控制电压VC。[0055]分流电路301包括串联连接在信号路径302和接地电压G之间的第一FET304a、第一FET304b和第二FET304c。因此，分流电路301相对于虽然分流电路3〇1被示为包括串联的三个FET，但是分流电路301可以适于包括更多或更少的pET。在一个实施例中，分流电路301包括1至丨」7个串联的FET。在另一实施例中，分流电路301包括2至6个串联的FET。在某些配置中，FET实现为n型FET，诸如n型金属氧化物半导体NM〇S晶体管。一[0056]分流电路301还包括电连接在第一FET304a的栅极和控制电压VC之间的第一栅极电阻器305a，电连接在第二FET304b的栅极和控制电压VC之间的第二栅极电阻器305b以及电连接在第三FET304c的栅极和控制电压VC之间的第三栅极电阻器305c。[OO57]栅极电阻器305a-305c操作以用控制电压Vc偏置FET304a-304c的栅极，同时在分流电路301和产生控制电压Vc的控制电路之间提供隔离。例如，高频信号分量可以经由寄生增益-漏极和或栅极-源极电容耦合到FET304a-304c的栅极的栅极上，并且栅极电阻器305a-305c可以提供阻抗高频信号分量到达控制电路。尽管图3中示出了栅极偏置的一个示例，但是其他配置也是可能的。[0058]FET304a-304c的主体可以以各种方式连接。在一个示例中，p?ET304a-304c的本体电连接到接地电压G。在另一个示例中，FET304a-3〇4c实现为绝缘体上硅SOI工艺中的M0S晶体管，并且NM0S晶体管是电浮置的。[0059]分流电路301的一系列FET304a-304c在信号路径302和接地电压G之间提供可变的阻抗。每个FET的沟道电阻可以通过控制电压VC以模拟方式控制。通过控制FET304a-304c的沟道电阻，控制电压VC控制分流电路301的衰减。[0060]在某些实施方式中，输入端子IN和输出端子OUT之间的信号路径302的至少一部分包括携带RF信号的信号导体和与信号导体接线并由接地电压偏置的屏蔽导体通过用信号导体路由屏蔽导体，可以增强信号路径302对噪声和或干扰的鲁棒性。[0061]可以经由连接到低阻抗共享接地导体例如接地轨的焊盘或引脚将接地电压G提供给衰减电路300。然后，接地导轨可用于使接地电压G偏置屏蔽导体。[0062]发明人己经发现将分路电路从信号路径302连接到接地电压G引起从RF信号的返回路径产生的有效回路。有效环路从信号导体的信号分接点到邻近信号分接点的屏蔽导体的一部分。此外，沿着有效回路的寄生电感产生可以降低最大工作频率的谐振。[0063]如本文所述，诸如分流电路301的分流电路可以直接连接在信号导体和用于屏蔽信号导体的屏蔽导体之间。通过将分流电路直接连接在信号导体和屏蔽导体之间，通过减少从信号导体到屏蔽导体的相邻部分的有效回路的长度来增强性能。因此，衰减器可以具有较小的具有较小寄生电感的有效回路。以这种方式，有效环路的寄生电感减小，从而将有效环路的谐振推到更高的频率，并防止谐振限制衰减器的最大工作频率。[0064]衰减电路300的额外细节可如本文所描述。[0065]图4A是根据一个实施例的衰减电路400的示意图。衰减电路4〇〇包括信号导体4〇2、屏蔽导体404和分流臂或电路401。信号导体4〇2承载RF信号，并且屏蔽导体404被偏置到诸如地的DC电压。[0066]如图4A所示，屏蔽导体404与信号导体4〇2—起布线。在某些实施方式中，屏蔽导体404和信号导体402在集成电路的不同导电层上。例如，屏蔽导体404可以形成在第一金属层Ml上，并且信号导体402可以形成在第二金属层M2上的屏蔽导体404上，所述第二金属层M2相邻于具有介入电介质的第一金属层。[0067]分流电路401包括串联电连接在信号导体402的信号分接点417和屏蔽导体418的屏蔽分接点418之间的第一FET411和第二FET412。第一FET411具有第一晶体管布局421，并且第二FET具有第二晶体管布局4M。第一和第二FET411，412可以接收用于控制沿着信号导体402传播的RF信号的衰减量的栅极控制电压。[0068]衰减电路400示意性地描绘了分流电路401的FET411，412的串联级联如何在相对于信号导体402和屏蔽导体404的电路布局中几何定位。在所示的配置中，电气环路设置在信号导体4〇2的信号分接点417和屏蔽导体404的屏蔽分接点418之间。电环路的电感影响性能，因为环路的电感可能导致不期望的谐振。[0069]在所示实施例中，第一晶体管布局421和第二晶体管布局422已经被定位在信号分接点417和屏蔽分接点418之间的电回路的不同侧上。将晶体管布局421，422定位在这种方式相对于其中晶体管布局421，422被布置在直线上的实施方式减小了环路的电感。[0070]发明人已经发现将分流电路并联连接到信号导体导致从RF信号的返回路径产生的有效回路。有效环路从信号分接点传递到与信号分接点相邻的屏蔽导体的一部分。此外，沿着有效回路的寄生电感可以引起降低最大工作频率的谐振。[0071]所示的布局400被实现为减少不期望的谐振的影响。具体地，布局400被实现为对于从信号分接点4丨7到屏蔽导体404上的相应位置的电回路提供相对较短的长度。[0072]如图4A所示，信号分接点417和屏蔽分接点418分开距离X.为了减少从信号分接点402到屏蔽导体的最近对应点的电回路的长度404，期望减小距离X。在一个实施例中，信号分接点417和屏蔽分接点418的距离X被分开小于lOOwii的距离。尽管已经提供了距离X的一个示例，但是距离X可以基于各种因素而变化，诸如制造工艺、设计规格和或操作的频率范围。[0073]虽然图4A的实施例将分流电路401示为具有两个FET，但是其他配置也是可能的，例如具有更多或更少的FET和或不同的FET布置的实施方式。[0074]衰减电路400的额外细节可如本文所描述。[0075]图4B是根据另一实施例的衰减电路4¾的示意图。衰减电路425包括信号导体402、屏蔽导体404和分流电路431。[0076]除了图4B的衰减电路4¾包括分流电路的不同实现之外，图4B的衰减电路425类似于图4A的衰减电路400。特别地，图4B的分流电路4：31包括在信号分接点417和屏蔽分接点418之间串联电连接的第一FET441、第二FET4似、第三FET443和第四FET444。[0077]所示的衰减电路425包括通过信号分接点417和屏蔽分接点418之间的分流电路431的电回路。如图4B所示，第一FET441的晶体管布局451和晶体管布局452的第二侧位于环路的第一侧上，并且第三FET443的晶体管布局453和第四FET444的晶体管布局奶4是不同于第一侧的环路的第二侧。[0078]衰减电路425的额外细节可如本文所描述。[0079]图4C是根据一个实施例的衰减电路布局460的顶部透视三维（3D视图。衰减电路布局460包括信号导体402、屏蔽导体404和分流臂或电路461。信号导体402承载RF信号，并且屏蔽导体404被偏置到诸如地的DC电压。[0080]如图4C所示，屏蔽导体404与信号导体402—起布线。在所示实施例中，屏蔽导体404和信号导体402在集成电路的不同导电层上，其可以例如分别是为Ml和M2。在一个实施例中，信号导体402和屏蔽导体404被实现为微带传输线。如图4C所示，信号导体402具有宽度W1，并且位于宽度W2的屏蔽导体404上。在一个实施例中，信号导体402在屏蔽导体404上方，并且宽度W2大于宽度W1。[0081]所示的分流电路461包括串联电连接在信号导体402的信号分接位置427和屏蔽导体404的屏蔽分接位置428之间的六个FETJET可以接收栅极控制电压，用于控制虽然示出了具有六个FET的示例，但是分流电路461可以包括更多或更少的FET。[0082]如图4C所示，分路电路的FET的晶体管布局以从信号分接位置427到屏蔽分接位置428的环路实现。特别地，第一晶体管布局471、第二晶体管布局472和第三晶体管布局473在环路的第一侧上。另外，第三晶体管布局474、第四晶体管布局475和第六晶体管布局476在与第一侧相对的环路的第二侧上。相对于其中晶体管布局421-426以直线布置的实施方式，以这种方式定位晶体管布局421-426减少了环路的电感。在所示实施例中，使用多指栅极电极来实现晶体管布局421-426。虽然为了图的清楚起见在图4C中未示出，但是晶体管布局421-426在诸如Si或SiGe衬底的衬底上制造。[0083]在所示实施例中，信号导体402包括用于提供信号分接的导电延伸部或短截线407。具体地，信号分接位置427位于短截线407上，并且第一通孔406从短截线407延伸以将第一晶体管布局471电连接到信号导体402.另外，屏蔽导体404包括短截线409，其用于提供屏蔽窃听。具体地，屏蔽窃听位置428位于短截线409上，并且第二通孔408从短截线409延伸以将第六晶体管布局476电连接到屏蔽导体404。[0084]所示的布局460被实现为通过对于电环路从信号导体402的信号分接位置427到屏蔽导体404的相应位置提供相对短的长度来减少不期望的谐振的影响。[0085]如图4C所示，信号分接位置427和屏蔽分接位置428分开距离X.虽然期望将距离X减小到Onm或接近Onm，但是制造设计规则和或金属化和用于攻丝的通孔可导致攻丝位置之间的非零距离。例如，在所示实施例中，用于提供连接分路电路461的短截线407,409和通孔406，408导致距离X具有非零值。[0086]衰减电路布局460的额外细节可如本文所描述。[0087]图5是VVA的两个示例的以dB为单位的衰减与以GHz为单位的频率的曲线图500。曲线图500包括利用连接在信号导体和公共接地轨之间的分流电路实现的VVA的衰减对频率的第一曲线图502。尽管在该示例中信号导体用屏蔽导体布线，但是分流电路连接在信号导体和接地导轨之间，而不是信号导体和屏蔽导体之间。曲线图500还包括利用连接在信号导体的分接点和相应的屏蔽导体上的附近点之间的分流电路实现的VVA的衰减对频率的第二曲线504。[0088]图5的第一曲线502在40GHz附近具有不期望的谐振。通过在信号导体和公共接地轨之间连接分流电路而产生谐振。发明人己经认识到以这种方式连接分流电路导致从RF信号的返回路径产生的有效回路。有效环路从信号分接点到邻近信号分接点的屏蔽导体的一部分。此外，沿着有效回路的寄生电感产生可以降低最大工作频率的谐振。[0089]相比之下，第二曲线504具有在频率上向上移动到接近60GHz的谐振。通过在信号导体和屏蔽导体的附近点之间连接分流电路，谐振频率增加。以这种方式连接分流电路产生具有较小寄生电感的较小有效回路。以这种方式实现分流电路可以增加最大工作频率。例如，第一曲线5〇2的VVA具有约35GHz的最大工作频率，而第二曲线504的VVA具有约50GHz的最大工作频率。[0090]尽管示出了仿真结果的一个示例，但是其他结果也是可能的，包括例如基于过程，实现和或仿真参数的结果。[0091]图6是根据另一实施例的衰减电路布局600的顶部透视3D视图。衰减电路布局600包括信号导体402、屏蔽导体404和分流电路461。信号导体402承载RF信号，并且屏蔽导体404被偏置到诸如地的DC电压。[0092]除了图6的衰减电路布局600包括轻敲的不同实现之外，图6的衰减电路布局600类似于图4C的衰减电路布局460。特别地，所示的配置省略了图4C中所示的短截线407，409。相反，所示的屏蔽导体404包括开口420,在该示例中被实施为槽，其允许通孔406从信号导体402通到分流电路461•特别地，通孔406将信号分接位置627。另外，通孔408在图6中不可见将屏蔽导体404的屏蔽抽头位置628连接到分流电路461的第六晶体管布局476。[0093]相对于图4C所示的实施例，提供开口420进一步减小了环路的寄生电感。例如，以这种方式实现衰减电路布局600消除了短截线407,409的寄生电感。此外，所示的衰减电路布局600包括在屏蔽导体404下方的分流电路461的晶体管布局的一部分。对于例如，如图6所示，第一晶体管布局471和第六晶体管布局476位于屏蔽导体404下方。[0094]衰减电路布局600的额外细节可类似于先前所描述的那些。[0095]图7A是根据另一实施例的衰减电路650的示意图。衰减电路650包括信号导体402、屏蔽导体404、第一分流电路431a和第二分流电路431b。[OO96]除了图7A的衰减电路650包括分流电路的不同实施方式之外，图7A的衰减电路650类似于图4B的衰减电路425。特别地，第一分流电路431a电连接在信号导体402的信号分接点417和屏蔽导体404的第一屏蔽分接点418a之间，第二分流电路431b电连接在信号分接点417和信号导体402的第二屏蔽抽头点418b。[0097]如图7A所示，第一分流电路431a包括分别具有对应的第一至第四晶体管布局451，452，45如，454的第一至第四？£1441，4423,443，444。另外，第二分流电路43让包括分别具有对应的第一至第四晶体管布局451b，452b，453b，454b的第一至第四FET4411^，44213,44313,44413。尽管示出了具有4个串联的?£1'的配置，但是分流电路可以具有更多或更少的FET。[0098]还可以通过使用相应的一对分流电路431a，431b实现分流电路来减小有效回路长度和寄生电感。在某些实施方案中，图7的一对分流电路431a，431b可各自具有图4B的分流电路431的大约一半大小以实现类似量的衰减。然而，相对于图4B的衰减电路425,图7A的衰减电路650可以表现出增强的高频性能。[00"]例如，所示实施例包括定位在第一屏蔽抽头位置418a和第二屏蔽抽头位置418b之间的信号分接位置417。通过以这种方式连接该对分流电路，有效电感将近似减半。以这种方式实现衰减器的布局可以改善高频性能，例如在30GHz或更高的性能。[0100]在一个实施例中，信号分接位置417和第一屏蔽分接位置418a之间的距离XI被选择为大约等于信号分接位置417和第二屏蔽分接位置418b之间的距离X2。将信号分接位置417定位在第一和第二屏蔽抽头位置418a，418b之间的等距离处提供了基本上等于零的信号和地之间的有效相移。因此，图7A的衰减电路650可以呈现降低的寄生电感，同时保持稳健的相位性能。[0101]衰减电路650的额外细节可如本文所述。[0102]图7B是根据另一实施例的衰减电路布局700的底部透视3D视图。衰减电路布局700包括信号导体402,屏蔽导体404和一对分流电路。信号导体402承载RF信号，并且屏蔽导体404被偏置到诸如地的DC电压。为了清楚地观察在屏蔽导体404下方的晶体管布局和通孔，使用底部透视图而不是顶部透视图示出衰减电路布局700。[0103]图7B的衰减电路布局700类似于图6的衰减电路布局600，除了图7B的衰减电路布局700使用一对分路电路实现分路电路，如上面关于图7A所讨论的那样。第一分流电路包括第一晶体管布局471a、第二晶体管布局472a、第三晶体管布局473a、第四晶体管布局474a、第五晶体管布局475a和第六晶体管布局476a。此外，第二分流电路包括第一晶体管布局471b、第二晶体管布局472b、第三晶体管布局473b、第四晶体管布局474b、第五晶体管布局475b和第六晶体管布局476b。尽管示出了使用六个串联的FET的实现，但是分流电路可以包括更多或更少的FET。[0104]如图7B所不，屏蔽导体404包括开口420,通孔406穿过该开口，以将屏蔽导体404电连接到第一和第二分流电路。具体地，通孔406将屏蔽导体404的信号分接位置717电连接到第一分流电路的第一晶体管布局471a和第二分流电路的第一晶体管布局471b。另外，通孔40Sa将屏蔽导体404的第一屏蔽抽头位置718a连接到第一分流电路的第六晶体管布局476a，并且通孔408b将屏蔽导体404的第二屏蔽抽头位置718b连接到第六晶体管布局476b。[0105]通过使用相应的一对分流电路实现分流电路可以减小有效回路长度和寄生电感。在某些实施方案中，图7B中所示的一对分流电路可各自具有图6的分流电路461的大约一半大小以实现类似量的衰减。然而，图7B的衰减电路布局700可以表现出相对于图6的衰减电路布局600的增强的高频性能。[0106]例如，所示实施例包括定位在第一屏蔽抽头位置718a和第二屏蔽抽头位置718b之间的信号分接位置717。通过以这种方式连接该对分流电路，有效电感将近似减半。在某些实施方式中，信号分接位置717关于第一屏蔽分接位置718a和第二屏蔽分接位置718b之间的等距离。以这种方式定位信号分接位置717在信号和地之间提供基本上等于零的有效相移。因此，图7B的衰减电路布局700可以呈现降低的寄生电感，同时保持稳健的相位性能。在某些实施方式中，FET布局471b-476b被实现为FET布局471a-476b的副本，以帮助减少相移。[0107]衰减电路布局600的额外细节可类似于先前所描述的那些。[0108]应用[0109]采用上述高线性电压可变衰减器的设备可以实现在各种电子设备中。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备等。例如，本文所述的高线性电压可变衰减器可以包括在集成电路上，例如单片微波集成电路MMIC，包括射频和或微波电路，例如功率放大器、低噪声放大器、压控振荡器、混频器、调谐器、谐振器和或开关。消费电子产品可以包括但不限于移动电话、电话、电视、计算机监视器、计算机、手持式计算机、个人数字助理PDA、汽车、车辆发动机管理控制器、变速器控制器、安全带控制器、防抱死制动系统控制器、摄像机、照相机、数字照相机、便携式存储器芯片、洗衣机、烘干机、洗衣机干衣机、复印机、传真机机器、扫描仪、多功能外围设备等。此外，电子设备可以包括未完成的产品，包括用于工业，医疗和汽车应用的产品。[0110]前述描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非另有明确说明，“连接”是指一个元件特征直接或间接地连接到另元件特征，并且不一定机械地。同样，除非另有明确说明，“耦合”是指一个元件特征直接或间接'親合到另一元件特征，并且不一定机械地親合。因此，尽管附图中所示的各种示意图描绘了元件和组件的不例布置，但是在实际实施例中可以存在额外的中间元件、设备、特彳正^组件假设所描绘的电路的功能不受不利影响）。…[0111]尽管己经根据某些实施例描述了本发明，但是本领域普通技术人员显而易见的其它实施例包括不提供本文所阐述的所有特征和优点的实施例）也在本发明的范围内。此夕卜，上述各种实施例可以组合以提供另外的实施例。另外，在一个实施例的上下文中示出的某些特征也可以并入到其他实施例中。因此，本发明的范围仅通过参考所附权利要求来限定。

权利要求：1.一种集成电路，包括：信号导体，被配置为承载射频RF信号；屏蔽导体，其与所述信号导体一起布线并且被配置为接收DC电压，其中所述信号导体和所述屏蔽导体设置在所述集成电路的不同导电层上;和衰减电路，被配置为向所述即信号提供可控量的衰减，其中所述衰减电路包括连接在所述信号导体的信号分接位置和所述屏蔽导体的第一屏蔽分接位置之间的第一分流电路。2.根据权利要求1所述的集成电路，其中所述DC电压是地电压。3.根据权利要求1所述的集成电路，其中所述第一分流电路包括串联电连接的两个或多个场效应晶体管FET。4.根据权利要求3所述的集成电路，其中所述两个或更多个FET的晶体管布局以环形实现。5.根据权利要求4所述的集成电路，其中所述两个或更多个FET中的第一FET的晶体管布局位于所述环路的第一侧上，并且其中所述两个或更多个FET中的第二FET的晶体管布局被定位在所述环的不同于所述第一侧的第二侧上。6.根据权利要求3所述的集成电路，其中所述两个或更多个FET被配置为接收可操作以控制由所述衰减电路提供的衰减量的栅极控制电压。7.根据权利要求3所述的集成电路，其中所述两个或更多个FET的晶体管布局的至少一部分位于所述屏蔽导体下方。8.根据权利要求1所述的集成电路，其中所述信号分接位置和所述第一屏蔽分接位置被分开小于IOOmi的距离。9.根据权利要求1所述的集成电路，其中所述屏蔽导体包括开口，其中所述集成电路还包括穿过所述开口的通孔，以将所述第一分路电路电连接到所述信号导体的信号分接位置。10.根据权利要求1所述的集成电路，其中所述集成电路制造在硅锗衬底或硅衬底上。11.根据权利要求1所述的集成电路，其中所述衰减电路还包括电连接在所述信号导体的信号分接位置与所述屏蔽导体的第二屏蔽分接位置之间的第二分流电路，其中所述信号分接位置位于所述第一屏蔽抽头位置和第二屏蔽抽头位置。12.根据权利要求11所述的集成电路，其中所述信号分接位置与所述第一屏蔽窃听位置和所述第二屏蔽分接位置基本上等距离。13.根据权利要求11所述的集成电路，其中所述第一分流电路包括串联的第一多个FET，并且所述第二分流电路包括串联的第二多个FET。14.根据权利要求13所述的集成电路，其中所述第二多个FET是所述第一多个FET的副本。15.根据权利要求11所述的集成电路，其中所述屏蔽导体包括开口，其中所述集成电路还包括通孔，所述通孔穿过所述开口以将所述第一分流电路和所述第二分流电路电连接到所述信号的信号分接位置导体。16.—种电压可变衰减器，包括：输入端子和输出端子；信号导体，被配置为沿着所述输入端子和所述输出端子之间的信号路径的至少一部分携带射频RF信号；屏蔽导体，其与所述信号导体接线并由接地电压偏置;和分流电路，直接连接在所述信号导体和所述屏蔽导体之间，其土所述分流电路被配置为接收控制电压，所述控制电压可操作以控制提供给所述RF信号的衰减量。17.根据权利要求16所述的电压可变衰减器，其中所述分流电路包括串联电连接在所迷信号导体的信号分接点和所述屏蔽导体的屏蔽分接点之间的两个或更多个场效应晶体管FET，其中，两个或多个FET由控制电压偏置。18.根据权利要求17所述的电压可变衰减器，其中所述两个或多个场效应晶体管FET的晶体管布局以环形实现，其中所述两个或多个FET的第一FET的晶体管布局位于环路的第—侧，并且其中所述两个或多个FET中的第二FET的晶体管布局位于所述环路与所述第一侧不同的第二侧上。、19.根据权利要求17所述的电压可变衰减器，其中所述信号分接点和所述屏蔽分接点分开小于1OOwn的距离。20.—种半导体管芯，包括：信号导体，被配置为承载射频RF信号；、、屏蔽导体，被配置为接收接地电压，其中所述信号导体和所述屏蔽导体设置在所述半导体管芯的不同导电层上，其中所述屏蔽导体包括开口；、衰减电路，被配置为向所述即信号提供可控量的衰减，其中所述衰减电路包括电连接在所述信号导体和所述屏蔽导体之间的分流电路，其中所述分流电路的晶体管布局的至少一部分被定位在屏蔽导体下面;和、i通孔，穿过屏蔽导体的开口以将分流电路电连接到彳目号寸体。

百度查询： 亚德诺半导体集团 高频信号衰减器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD