申请/专利权人：全球能源互联网研究院有限公司

申请日：2017-07-24

公开（公告）日：2021-02-09

公开（公告）号：CN107578998B

主分类号：H01L21/331(20060101)

分类号：H01L21/331(20060101);H01L29/06(20060101);H01L29/739(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.02.09#授权;2018.02.06#实质审查的生效;2018.01.12#公开

摘要：本发明提供了一种IGBT芯片制造方法及IGBT芯片，其中，IGBT芯片制造方法包括：在N型掺杂硅片衬底的表面淀积多晶硅层；在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。本发明通过多次离子注入和高温推结的方式形成P阱层，这样在N区下方的P阱拥有更高的浓度，更加有利于改善抗闩锁能力，从而解决了现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题，提高了IGBT在过电流关断过程中的抗闩锁能力，同时背面采用局部掺杂或者氧化层隔离的方式，降低有源区边缘的电流集中，提高IGBT的过流关断能力。

主权项：1.一种绝缘栅双极型晶体管IGBT芯片制造方法，其特征在于，包括：在N型掺杂硅片衬底的表面淀积多晶硅层；在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层，所述多次离子注入的次数为两次，其中第一次离子注入以能量选择为40～60keV、剂量选择为4E13～8E13cm2的方式注入元素硼，第二次离子注入以能量选择为150～200keV、剂量选择为3E14～3E15cm2的方式注入元素硼；在N型掺杂硅片衬底的背面区域通过离子注入的方式进行P型掺杂，形成背面P型掺杂集电区；在所述背面P型掺杂集电区表面淀积一层氧化膜；将正面有源区对应的背面区域氧化膜刻蚀掉。

全文数据：IGBT芯片制造方法及IGBT芯片技术领域[0001]本发明涉及功率半导体器件技术领域，具体涉及一种IGBT芯片制造方法及IGBT芯片。背景技术[0002]由于绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，简称为IGBT低开关损耗、简单的门极控制、优良的开关可控性等优点，在工业变频、大功率机车牵引和电网中广泛应用。自上世纪8〇年代发明以来，IGBT的纵向结构经历了从穿通型、非穿通型到软穿通型的发展，单位面积芯片可处理的功率密度越来越大。尤其是采用透明集电极技术的IGBT芯片，由于不需要再采用载流子寿命控制技术，其通态压降具有正温度系数，容易实现多芯片并联使用，目前通过多芯片并联的IGBT模块的最大通流能力已经达到3000A以上，在高电压领域作为开关器件的优势地位越来越明显。[0003]现有技术中，在IGBT芯片过电流关断过程中，电子电流逐渐减小，空穴电流占比较通态时高出很多。在空穴电流流经n+区下方区的电阻Rs时产生的电压降Vbi提高，容易导致寄生PNP管的开启发生闩锁，导致栅极控制失效，芯片烧毁。另一方面，在高压直流断路器工况中，IGBT芯片在关断前需要承受2〜3毫秒，峰值电流高达4〜5倍额定电流的电流冲击，而常规的IGBT器件要求过电流关断能力为额定电流的2〜3倍左右，在此过程中，芯片结温有大幅提升，更容易发生动态闩锁。此外，在IGBT芯片的整体结构中，围绕有源区的结终端位置，在导通时有大量的空穴注入，在关断过程中，该部分的空穴都集中通过有源区边缘的元胞，导致电流密度集中和动态闩锁的发生。发明内容[0004]有鉴于此，本发明实施例提供了一种IGBT芯片制造方法及IGBT芯片，以解决现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题。[0005]为此，本发明实施例提供了如下技术方案：[0006]本发明第一方面，提供了一种绝缘栅双极型晶体管IGBT芯片制造方法，包括:在N型掺杂硅片衬底的表面淀积多晶硅层;在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。[0007]可选地，在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层包括：以能量选择为40〜60keV，剂量选择为4E13〜SElVcm2的方式注入元素硼，后续高温推结温度为1050〜1150°C，处理时间为120〜300min;以能量选择为150〜200keV，剂量选择为3E14〜3E15cm2的方式注入元素硼，后续高温推结温度为900〜1050°C，处理时间为30〜60min，形成所述P讲层。[0008]可选地，在N型掺杂硅片衬底的表面淀积多晶硅层包括:通过热氧化的方式在所述N型掺杂硅片衬底的表面生长二氧化硅层;采用化学气相淀积的方式在所述二氧化硅层上淀积所述多晶硅层。[0009]可选地，所述二氧化硅层的厚度为80nm〜120nm;所述多晶硅层的厚度为600nm〜800nm〇[0010]可选地，在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成p阱层之前，还包括:使用P0C13掺杂或离子注入的方式对所述多晶硅层进行掺杂;采用涂胶、曝光、刻蚀、剥胶的标准流程，形成所需的多晶硅图形，裸露P阱注入的窗口。[0011]可选地，在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成p阱层之后，还包括:采用注入能量为60〜80keV的离子注入方式形成N型掺杂的发射极;采用注入能量为90〜llOkeV的离子注入方式形成P型掺杂区域。[0012]可选地，采用化学气相淀积的方式在所述多晶硅层表面淀积一层硼磷硅玻璃;采用光刻、刻蚀、剥胶的流程，刻出金属连线孔。[0013]可选地，所述硼磷桂玻璃的厚度为1.0〜2.Oum。[0014]可选地，采用物理气相淀积的方式在IGBT芯片的正面淀积一层Ti;采用快速热退火的方式将Ti和金属连线孔中的硅反应形成TiSi2金属硅化物。[0015]可选地，Ti的厚度为20〜35nm。[0016]可选地，快速热退火的温度为800〜900°C。[0017]可选地，采用快速热退火的方式将Ti和金属连线孔中的硅反应形成TiSi2金属硅化物之后，还包括:使用NftOH和H2〇2混合碱性化学药液将未反应的金属Ti刻蚀掉;采用物理气相淀积的方式淀积一层铝或铝合金;采用光刻、刻蚀、剥胶的标准流程，刻出预设金属图形。[0018]可选地，刻出预设金属图形之后，还包括:将N型掺杂硅片减薄至预定厚度。[0019]可选地，所述方法还包括:将正面有源区对应的背面区域通过离子注入的方式进txP型惨杂。[0020]可选地，所述方法还包括：将IGBT芯片背面区域通过离子注入的方式进行P型掺杂;采用低温化学气相淀积的方式，在所述N型掺杂硅片背面淀积一层氧化膜;将正面有源区对应的背面区域氧化膜刻蚀掉。[0021]可选地，所述氧化膜的厚度为20〜lOOnm。[0022]可选地，所述方法还包括:采用金属蒸镀或物理气相淀积的方式，在所述N型掺杂硅片的背面淀积Al-Ti-Ni-Ag金属层。[0023]本发明第二方面，提供了一种绝缘栅双极型晶体管IGBT芯片，使用上述任一所述的IGBT芯片制造方法制造的IGBT芯片。[0024]本发明实施例技术方案，具有如下优点：[0025]本发明实施例提供了一种IGBT芯片制造方法及IGBT芯片，其中，IGBT芯片制造方法包括:在N型掺杂硅片衬底的表面淀积多晶硅层;在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。本发明通过多次离子注入和高温推结的方式形成P阱层，这样在N区下方的P阱拥有更高的浓度，更加有利于改善抗闩锁能力，从而解决了现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题，提高了IGBT在过电流关断过程中的抗闩锁能力。[0026]在另一个可选实施例中，通过采用自对准的金属硅化物工艺，进一步降低金属与硅之间的接触电阻，并改善附着效果，提高过电流冲击下的可靠性;芯片背面位置，通过局部掺杂或者氧化物埋层的方式，实现边缘位置的空穴注入效率降低，降低关断过程中有源区边缘元胞的电流集中，提尚芯片的电流关断能力。附图说明[0027]为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0028]图1是根据本发明实施例的IGBT芯片制造方法的流程图；[0029]图2是根据本发明实施例的IGBT元胞结构示意图；[0030]图3是根据本发明实施例的IGBT芯片整体结构示意图（1;[0031]图4是根据本发明实施例的IGBT芯片整体结构示意图⑵。[0032]01为均匀掺杂的N型单晶硅片，02为P型掺杂的阱区，03为浓度高于阱区掺杂的P型掺杂区域，04为N型掺杂区，05为多晶硅层，06为硼磷硅玻璃，07为金属硅化物，08为铝或铝合金，09为背面P型掺杂集电区，10为背面金属电极，11为背面氧化隔离层。具体实施方式[0033]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0034]在本实施例中提供了一种绝缘栅双极型晶体管IGBT芯片制造方法，图1是根据本发明实施例的IGBT芯片制造方法的流程图，如图1所示，该流程包括如下步骤：[0035]步骤S101，在N型掺杂硅片衬底的表面淀积多晶硅层；[0036]步骤S102,在该多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。[0037]通过上述IGBT芯片制造方法，通过多次离子注入和高温推结的方式形成P阱层，即IGBT的P阱采用多次不同注入能量的离子注入形成，在减小对阈值电压的影响前提下，提高N型区下P阱的掺杂浓度，这样在N区下方的P阱拥有更高的浓度，更加有利于改善抗闩锁能力，从而解决了现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题，提尚了IGBT在过电流关断过程中的抗円锁能力。[0038]在一个具体的可选实施例中提供了一种平面栅IGBT元胞结构，如图2所示，其详细实施方式如下：[0039]步骤〇1，选择N型掺杂硅片01，硅片电阻率和厚度根据芯片的电压等级确定，SP，N型掺杂硅片01衬底的N型掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择。[0040]步骤02，在N型掺杂硅片01上，通过热氧化的方式生长一层二氧化硅，厚度为80mn〜120nm，再用化学气相淀积的方式淀积一层多晶硅05,厚度为600ran〜800nm。[0041]步骤03,使用P0C13掺杂的方式对多晶硅05进行掺杂，再采用涂胶、曝光、刻蚀、剥胶的标准流程，形成所需的多晶硅图形，将P阱注入的窗口裸露。[0042]步骤04,第一次离子注入元素硼，能量选择为40〜60keV，剂量选择为4E13〜8E13cm2,高温推结温度为1050〜1150°C，处理时间为120〜300min;第二次离子注入元素硼，能量选择为120〜160keV，剂量选择为3E14〜3E15cm2,高温推结温度为900〜105TC，处理时间为30〜60min。至此，形成P讲02。[0043]步骤05,采用注入能量为㈤〜SOkeV离子注入形成N型掺杂的发射极〇4,采用注入能量为90〜llOkeV离子注入形成高浓掺杂的P型掺杂03。[0044]步骤⑽，采用化学气相淀积的方式淀积一层厚度1•0〜2•Oum厚的硼磷硅玻璃，采用光刻、刻蚀、剥胶的流程，刻出金属连线孔，其中刻蚀采用高精度的干法刻蚀，刻蚀后多晶硅侧边的硼磷硅玻璃宽度控制为0.6〜1.Oum。[0045]步骤07,采用物理气相淀积的方式在表面淀积一层金属20〜35nm厚的Ti，使用800〜9〇〇°C快速热退火的方式，Ti和金属连线孔中的硅反应形成TiSi2金属硅化物07;另外的，该层金属可以使用Co或者Ni替代。[0046]步骤〇8,使用NH4〇H和懸2混合碱性化学药液将未反应的金属Ti域者Co、Ni刻蚀掉，采用物理气相淀积的方式淀积一层厚度2.0〜4.2um厚的铝或铝合金08,采用光刻、刻蚀、剥胶的标准流程，刻出所需的金属图形，完成芯片正面元胞结构的制作。[0047]步骤09,将硅片翻转，采用物理减薄的方式将硅片减薄到需求的厚度，并使用药液刻蚀消除减薄工艺带来的应力。[0048]步骤10,使用双面光刻工艺，与正面对准，将正面有源区对应的背面区域通过离子注入的方式进行P型掺杂如图3所示;步骤10的另一种实施方式如图4所示，在背面进行PS掺杂，然后采用低温化学气相淀积的方式，在硅片背面淀积一层20〜lOOrnn后的氧化膜，使用双面光刻工艺，与正面对准，将正面有源区对应的背面区域氧化膜刻蚀掉，其中氧化膜覆盖有源区尺寸约2〇〜5〇um。其P阱采用多次P型注入和激活形成，在金属化之前采用金属硅化物工艺，提供的平面栅IGBT结构，背面结构采用分区掺杂或氧化隔离层的方式，降低了终端区域对应漂移区的空穴注入浓度。同时通过采用自对准的金属硅化物工艺，进一步降低了金属与硅之间的接触电阻，同时改善了附着效果，提高了过电流冲击下的可靠性。芯片终端区对应的背面位置，通过降低掺杂浓度或者氧化物隔离层的方式，实现边缘位置的空穴注入效率降低，降低了关断过程中有源区边缘元胞的电流集中，提高了IGBT的过电流关断能力。[0049]步骤11，采用金属蒸镀或物理气相淀积的方式，在芯片背面淀积Al-Ti-Ni-Ag金属层，完成芯片的制作。[0050]虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

权利要求：1.一种绝缘栅双极型晶体管IGBT芯片制造方法，其特征在于，包括：在N型惨杂桂片衬底的表面淀积多晶娃层；在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。2.根据权利要求1所述的IGBT芯片制造方法，其特征在于，在所述多晶桂层的图形中通过多次离子注入和高温推结的方式形成P阱层包括：以能量选择为40〜60keV，剂量选择为4E13〜8E13cm2的方式注入元素硼，后续高温推结温度为1050〜1150°C，处理时间为12〇〜3〇〇min;以能量选择为150〜200keV，剂量选择为3E14〜3E15cm2的方式注入元素硼，后续高温推结温度为900〜1050°C，处理时间为3〇〜6〇min，形成所述P阱层。3.根据权利要求1所述的IGBT芯片制造方法，其特征在于，在N型掺杂桂片衬底的表面淀积多晶桂层包括：通过热氧化的方式在所述N型掺杂硅片衬底的表面生长二氧化硅层；采用化学气相淀积的方式在所述二氧化硅层上淀积所述多晶硅层。4.根据权利要求3所述的IGBT芯片制造方法，其特征在于，所述二氧化桂层的厚度为80nm〜120nm;所述多晶娃层的厚度为6〇〇nm〜8〇〇nm。5.根据权利要求1所述的IGBT芯片制造方法，其特征在于，在所述多晶娃层的图形中通过多次离子注入和高温推结的方式形成P阱层之前，还包括：使用P0C13掺杂或离子注入的方式对所述多晶硅层进行掺杂；采用涂胶、曝光、刻蚀、剥胶的标准流程，形成所需的多晶硅图形，裸露P阱注入的窗口。6.根据权利要求5所述的IGBT芯片制造方法，其特征在于，采用物理气相淀积的方式在IGBT芯片的正面淀积一层Ti;采用快速热退火的方式将Ti和金属连线孔中的硅反应形成TiSi2金属硅化物。7.根据权利要求6所述的IGBT芯片制造方法，其特征在于，Ti的厚度为20〜35nm。8.根据权利要求6所述的IGBT芯片制造方法，其特征在于，快速热退火的温度为8〇〇〜900。：。9.根据权利要求6所述的IGBT芯片制造方法，其特征在于，采用快速热退火的方式将Ti和金属连线孔中的硅反应形成TiSi2金属硅化物之后，还包括：使用NH40H和H2O2混合碱性化学药液将未反应的金属Ti刻蚀掉。10.根据权利要求9所述的IGBT芯片制造方法，其特征在于，所述方法还包括：将正面有源区对应的背面区域通过离子注入的方式进行P型掺杂。11.根据权利要求9所述的IGBT芯片制造方法，其特征在于，所述方法还包括：将IGBT芯片背面区域通过离子注入的方式进行P型掺杂；采用低温化学气相淀积的方式，在所述N型掺杂硅片背面淀积一层氧化膜；将正面有源区对应的背面区域氧化膜刻蚀掉。12.根据权利要求11所述的IGBT芯片制造方法，其特征在于，所述氧化膜的厚度为20〜100nm〇13.—种绝缘栅双极型晶体管IGBT芯片，其特征在于，使用权利要求1至I2中任一所述的IGBT芯片制造方法制造的IGBT芯片。

百度查询： 全球能源互联网研究院有限公司 IGBT芯片制造方法及IGBT芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD