申请/专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司

申请日：2021-01-14

公开（公告）日：2021-02-12

公开（公告）号：CN112366142A

主分类号：H01L21/52(20060101)

分类号：H01L21/52(20060101);H01L21/60(20060101);H01L21/56(20060101);H01L23/49(20060101);H01L23/498(20060101);H01L23/13(20060101);H01L25/00(20060101)

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2022.03.18#发明专利申请公布后的驳回;2021.03.05#实质审查的生效;2021.02.12#公开

摘要：本申请涉及芯片封装技术领域，具体涉及一种降低打引线高度的芯片封装方法及其封装结构，其中芯片封装方法包括以下步骤：提供基板，并在基板沿其厚度方向的一侧面开设多个安装孔，并在每个安装孔孔内设置一个芯片模组，芯片模组包括至少一个芯片；将每个芯片模组的输入和输出端口分别与基板上的引线框架通过金属引线连接，金属引线的外表面包覆有绝缘材料；用压具将金属引线往预设方向压弯，使金属引线达到设定高度；在基板上设置塑封层，塑封层填充于安装孔孔内，并将金属引线包裹在内。本申请通过金属引线将每个芯片模组的输入和输出端口分别与基板的引线框架连接，并用压具将金属引线往预设方向压弯，使金属引线的高度降低，轻薄芯片封装尺寸。

主权项：1.一种降低打引线高度的芯片封装方法，其特征在于，包括以下步骤：A、提供基板，并在所述基板沿其厚度方向的一侧面开设多个安装孔，并在每个所述安装孔孔内设置一个芯片模组，所述芯片模组包括至少一个芯片；B、将每个所述芯片模组的输入和输出端口分别与所述基板上的引线框架通过金属引线连接，所述金属引线的外表面包覆有绝缘材料；C、用压具将所述金属引线往预设方向压弯，使所述金属引线达到设定高度；D、在所述基板上设置塑封层，所述塑封层填充于所述安装孔孔内，并将所述金属引线包裹在内。

全文数据：

权利要求：

百度查询： 广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司 一种降低打引线高度的芯片封装方法及其封装结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD