申请/专利权人：电子科技大学;电子科技大学广东电子信息工程研究院

申请日：2020-08-28

公开（公告）日：2021-02-19

公开（公告）号：CN112382658A

主分类号：H01L29/40(20060101)

分类号：H01L29/40(20060101);H01L29/78(20060101);H01L21/336(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.08.24#授权;2021.03.09#实质审查的生效;2021.02.19#公开

摘要：本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层与同源极相连的多晶硅电极形成纵向场板，平行插入第二导电类型漂移区，形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压，且对电流的限制效果减弱，进一步降低了器件的比导通电阻，多晶硅电极与源极相连，降低了器件的栅漏电容。

主权项：1.一种具有阶梯分立屏蔽槽的低栅电荷器件，其特征在于包括：第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，源极金属51，漏极金属52，金属条53；其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，源极金属51位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23的上表面；第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，漏极金属52位于第二导电类型漏端重掺杂区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；第一介质氧化层31与多晶硅电极41组成纵向场板结构，沿x方向平行插入第二导电类型漂移区21，纵向场板在z方向上以一定数量为一组紧密排列，x方向上的长度依次减小或增大，形成阶梯状排列的纵向场板阵列，所有纵向场板的多晶硅电极41通过通孔与金属条53连接，并与源极金属51相连；每组阶梯状纵向场板阵列之间留有硅层，作为导电路径。

全文数据：

权利要求：

百度查询： 电子科技大学;电子科技大学广东电子信息工程研究院 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD