申请/专利权人:灿芯半导体(上海)有限公司
申请日:2021-01-18
公开(公告)日:2021-02-19
公开(公告)号:CN112383298A
主分类号:H03K19/017(20060101)
分类号:H03K19/017(20060101);H03K19/0175(20060101);H03K19/0185(20060101)
优先权:
专利状态码:有效-授权
法律状态:2021.06.11#授权;2021.03.09#实质审查的生效;2021.02.19#公开
摘要:本发明公开了一种DDR发送电路,包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电阻、同相器、反相器以及用于提供第一电压信号至第三电压信号之间电压的低压器件,所述第一PMOS管的源极接第三电压信号,栅极接所述低压器件的输出端,漏极连接所述第二PMOS管的源极;所述低压器件的三个输入端分别连接所述同相器的输出端、所述第一电压信号和所述第三电压信号;所述同相器的输入端接电平信号;所述第一NMOS管的源极接地,栅极接所述反相器的输出端,漏极接所述第二NMOS管的源极;反相器的输入端接电平信号;第二PMOS管的漏极和第二NMOS管的漏极相接并连接电阻的第一端。采用速度较快的低压器件做主驱动电路及前驱动电路,有效提高工作速度。
主权项:1.一种DDR发送电路,其特征在于,包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电阻、同相器、反相器以及用于提供第一电压信号至第三电压信号之间电压的低压器件,其中,所述第一PMOS管的源极接第三电压信号,栅极接所述低压器件的输出端,漏极连接所述第二PMOS管的源极;所述低压器件的三个输入端分别连接所述同相器的输出端、所述第一电压信号和所述第三电压信号;所述同相器的输入端接电平信号;所述第一NMOS管的源极接地,栅极接所述反相器的输出端,漏极接所述第二NMOS管的源极;所述反相器的输入端接电平信号;所述第二PMOS管的漏极和所述第二NMOS管的漏极相接并连接所述电阻的第一端;所述电阻的第二端作为电路输出端。
全文数据:
权利要求:
百度查询: 灿芯半导体(上海)有限公司 一种DDR发送电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。