买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】像素电路、显示电路及显示装置_京东方科技集团股份有限公司_201910263318.1 

申请/专利权人:京东方科技集团股份有限公司

申请日:2019-04-02

公开(公告)日:2021-02-19

公开(公告)号:CN109859687B

主分类号:G09G3/3208(20160101)

分类号:G09G3/3208(20160101);G09G3/3225(20160101);G09G3/3266(20160101)

优先权:

专利状态码:有效-授权

法律状态:2021.02.19#授权;2019.07.02#实质审查的生效;2019.06.07#公开

摘要:本申请提供一种像素电路、显示电路及显示装置。像素电路包括发光模块、发光控制模块和驱动控制模块。发光模块电连接第一电源信号端。发光控制模块电连接发光模块,用于控制发光模块的发光,发光控制模块包括第一晶体管和第二晶体管,第一晶体管和第二晶体管串联,第一晶体管的栅极用于接收第一发光控制信号,第二晶体管的栅极用于接收第二发光控制信号。驱动控制模块电连接发光控制模块,驱动控制模块用于接收第一扫描信号和第二扫描信号,且第一扫描信号和第一发光控制信号反相,第二扫描信号和第二发光控制信号反相。显示电路包括像素电路和栅极驱动电路。栅极驱动电路与像素电路连接,包括扫描信号产生模块和反相电路。显示装置包括显示电路。

主权项:1.一种像素电路,其特征在于,其包括:发光模块,电连接第一电源信号端;发光控制模块,电连接所述发光模块,用于控制所述发光模块的发光,所述发光控制模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管串联,所述第一晶体管的栅极用于接收第一发光控制信号,所述第二晶体管的栅极用于接收第二发光控制信号;所述第一晶体管的漏极连接所述第二晶体管的源极,所述发光模块的阳极连接所述第二晶体管的漏极;及驱动控制模块,电连接所述发光控制模块,所述驱动控制模块用于接收第一扫描信号和第二扫描信号,且所述第一扫描信号和所述第一发光控制信号反相,所述第一扫描信号和所述第一发光控制信号从同一个栅极驱动电路输出;所述第二扫描信号和所述第二发光控制信号反相,所述第二扫描信号和所述第二发光控制信号从同一个栅极驱动电路输出;所述驱动控制模块包括驱动晶体管,所述驱动晶体管的源极连接第二电源信号端,所述驱动晶体管的漏极连接所述第一晶体管的源极。

全文数据:像素电路、显示电路及显示装置技术领域本申请涉及显示技术领域,尤其涉及一种像素电路、显示电路及显示装置。背景技术现有OLEDOrganicLight-EmittingDiode,有机发光二极管像素电路的驱动信号和发光控制信号需要分别从不同的GOAGateDriveronArray,阵列基板行驱动单元输出,占用空间,显示边框较宽,影响用户体验。发明内容本申请提供一种像素电路、显示电路及显示装置,可以减小显示边框。本申请的一个方面提供一种像素电路,其包括:发光模块,电连接第一电源信号端;发光控制模块,电连接所述发光模块,用于控制所述发光模块的发光,所述发光控制模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管串联,所述第一晶体管的栅极用于接收第一发光控制信号,所述第二晶体管的栅极用于接收第二发光控制信号;及驱动控制模块,电连接所述发光控制模块,所述驱动控制模块用于接收第一扫描信号和第二扫描信号,且所述第一扫描信号和所述第一发光控制信号反相,所述第二扫描信号和所述第二发光控制信号反相。本申请的另一个方面提供一种显示电路,其包括:上述显示电路;及栅极驱动电路,与所述像素电路连接,包括扫描信号产生模块和反相电路,所述扫描信号产生模块用于产生所述第一扫描信号和所述第二扫描信号,所述反相电路用于将所述第一扫描信号进行反相,产生所述第一发光控制信号,且将所述第二扫描信号进行反相,产生所述第二发光控制信号。本申请的再一个方面提供一种显示装置,其包括:上述显示电路。本申请像素电路中的第一晶体管和第二晶体管串联,第一晶体管的栅极用于接收第一发光控制信号,第二晶体管的栅极用于接收第二发光控制信号。本申请显示电路包括像素电路及栅极驱动电路。栅极驱动电路包括扫描信号产生模块和反相电路,扫描信号产生模块用于产生第一扫描信号和第二扫描信号,反相电路用于将第一扫描信号进行反相,产生第一发光控制信号,且将第二扫描信号进行反相,产生第二发光控制信号。如此可使得第一扫描信号和第一发光控制信号从同一个栅极驱动电路输出,第二扫描信号和第二发光控制信号从同一个栅极驱动电路输出,从而可以减小显示边框,提高用户体验。附图说明图1所示为本申请显示电路的一个实施例的电路框图;图2所示为图1所示的第一栅极驱动电路的一个实施例的电路图;图3所示为图2所示的第一栅极驱动电路的时序图;图4所示为图1所示的像素电路的一个实施例的电路图;图5所示为图4所示的像素电路的驱动时序图;图6所示为图2所示的像素电路的另一个实施例的电路图。具体实施方式这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。除非另作定义,本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而且可以包括电性的连接,不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。本申请实施例的像素电路包括发光模块、发光控制模块和驱动控制模块。发光模块电连接第一电源信号端。发光控制模块电连接发光模块,用于控制发光模块的发光,发光控制模块包括第一晶体管和第二晶体管,第一晶体管和第二晶体管串联,第一晶体管的栅极用于接收第一发光控制信号,第二晶体管的栅极用于接收第二发光控制信号。驱动控制模块电连接发光控制模块,驱动控制模块用于接收第一扫描信号和第二扫描信号,且第一扫描信号和第一发光控制信号反相,第二扫描信号和第二发光控制信号反相。显示电路包括像素电路和栅极驱动电路。栅极驱动电路与像素电路连接,包括扫描信号产生模块和反相电路,扫描信号产生模块用于产生第一扫描信号和第二扫描信号,反相电路用于将第一扫描信号进行反相,产生第一发光控制信号,且将第二扫描信号进行反相,产生第二发光控制信号。显示装置包括显示电路。如此可使得第一扫描信号和第一发光控制信号从同一个栅极驱动电路输出,第二扫描信号和第二发光控制信号从同一个栅极驱动电路输出,从而可以减小显示边框,提高用户体验。图1所示为本申请显示电路100的一个实施例的电路框图。显示电路100包括像素电路20及栅极驱动电路10。栅极驱动电路10与像素电路20连接,包括扫描信号产生模块13和反相电路14,扫描信号产生模块13用于产生第一扫描信号Gate1和第二扫描信号Gate2,反相电路14用于将第一扫描信号Gate1进行反相,产生第一发光控制信号EM1,且将第二扫描信号Gate2进行反相,产生第二发光控制信号EM2。在一个实施例中,栅极驱动电路10包括第一栅极驱动电路11和第二栅极驱动电路12,第一栅极驱动电路11包括第一扫描信号产生模块110和第一反相电路111,第一扫描信号产生模块110用于产生第一扫描信号Gate1,第一反相电路111用于将第一扫描信号Gate1进行反相,产生第一发光控制信号EM1;第二栅极驱动电路12包括第二扫描信号产生模块120和第二反相电路121,第二扫描信号产生模块120用于产生第二扫描信号Gate2,第二反相电路121用于将第二扫描信号Gate2进行反相,产生第二发光控制信号EM2。栅极驱动电路10产生的第一扫描信号Gate1、第一发光控制信号EM1、第二扫描信号Gate2及第二发光控制信号EM2输出给像素电路20,驱动像素电路20。图2所示为图1所示的第一栅极驱动电路11的一个实施例的电路图。第一栅极驱动电路11包括第一扫描信号产生模块110和第一反相电路111。在图示实施例中,第一栅极驱动电路11包括多个晶体管T1-T11及多个电容器C1-C3。其中多个晶体管T1-T11为P型晶体管。在图示实施例中,第一扫描信号产生模块110包括晶体管T1-T7及电容C1-C2,其中,晶体管T1的漏极接收第一输入信号EI1,晶体管T1、T2、T3的栅极接收第一时钟信号CLK,晶体管T5、T7的漏极接收第二时钟信号CLKB,晶体管T4、T6的源极连接高电压信号端VH,晶体管T3的漏极连接低电压信号端VL。晶体管T1的源极连接晶体管T2的栅极、晶体管T7的漏极和晶体管T5的栅极;晶体管T2的源极连接晶体管T3的源极、晶体管T4的栅极和晶体管T6的栅极;晶体管T4的漏极连接晶体管T5的源极;晶体管T6的漏极连接晶体管T7的源极;电容C1连接于晶体管T5的栅极和源极之间;电容C2连接于晶体管T4的栅极和源极之间。第一扫描信号产生模块110根据第一输入信号EI1,在第一时钟信号CLK、第二时钟信号CLKB的控制下产生第一扫描信号Gate1。并将第一扫描信号Gate1输出给第一反相电路111。在图示实施例中,第一反相电路111包括晶体管T8-T11及电容C3。其中,晶体管T8的栅极接收第一时钟信号CLK,晶体管T8的漏极和晶体管T11的漏极连接低电压信号端VL,晶体管T9的源极和晶体管T10的源极连接高电压信号端VH。晶体管T8的源极连接晶体管T9的漏极、晶体管T11的栅极;晶体管T9的栅极连接晶体管T4的漏极和晶体管T10的栅极,晶体管T10的漏极连接晶体管T11的源极;电容C3的一端接收第一时钟信号CLK,另一端连接晶体管T8的源极。第一反相电路111根据输入的第一扫描信号Gate1,在第一时钟信号CLK、第二时钟信号CLKB的控制下产生第一发光控制信号EM1。图示实施例中的第一栅极驱动电路11即为一个GOA单元的一个实施例。图3所示为图2所示的第一栅极驱动电路11的时序图。参考图2和3,在第一阶段s1,第一输入信号EI1及第一时钟信号CLK为低电平,第二时钟信号CLKB为高电平,晶体管T1、T2、T3开启,进而晶体管T4、T5开启,第一扫描信号Gate1输出高电平,经过第一反相电路111反相,第一发光控制信号EM1输出低电平;在第二阶段s2,第一输入信号EI1及第一时钟信号CLK为高电平,第二时钟信号CLKB为低电平,晶体管T2、晶体管T5开启,晶体管T1、T3关闭,第一时钟信号CLK写入晶体管T4的栅极,晶体管T4关闭,第二时钟信号CLKB写入晶体管T5的源极,第一扫描信号Gate1输出低电平,经过第一反相电路111反相,第一发光控制信号EM1输出高电平,并且第二时钟信号CLKB通过电容C1耦合晶体管T5的栅极,使其栅极电平更低,保证晶体管T5充分打开。从第三阶段s3开始,晶体管T4、T5一直打开,第一扫描信号Gate1一直为高电平,相对应地,第一发光控制信号EM1从第三阶段开始一直为低电平。第二栅极驱动电路12类似于图2所示的第一栅极驱动电路11,第二栅极驱动电路12也为一个GOA单元的一个实施例。详细描述参见上文,在此不再赘述。图4所示为图1所示的像素电路20的一个实施例的电路图。像素电路20可以由图2所示的第一栅极驱动电路11产生的第一扫描信号Gate1和第一发光控制信号EM1驱动,及由第二栅极驱动电路12未图示产生的第二扫描信号Gate2和第二发光控制信号EM2驱动。像素电路20包括发光模块201、发光控制模块202及驱动控制模块203。发光模块20电连接第一电源信号端ELVSS。发光控制模块202电连接发光模块201,用于控制发光模块201的发光,发光控制模块202包括第一晶体管M1和第二晶体管M2,第一晶体管M1和第二晶体管M2串联,第一晶体管M1的栅极用于接收第一发光控制信号EM1,第二晶体管M2的栅极用于接收第二发光控制信号EM2。驱动控制模块203电连接发光控制模块202,驱动控制模块203用于接收第一扫描信号Gate1和第二扫描信号Gate2,且第一扫描信号Gate1和第一发光控制信号EM1反相,第二扫描信号Gate2和第二发光控制信号EM2反相。如此,第一扫描信号Gate1和第一发光控制信号EM1可以由同一个栅极驱动电路输出,第二扫描信号Gate2和第二发光控制信号EM2也可以由同一个栅极驱动电路输出,从而可以减小显示边框,提高用户体验。参考图4,在一个实施例中,发光模块201的阳极连接第二晶体管M2的漏极,发光模块201的阴极连接第一电源信号端ELVSS。在一个实施例中,发光模块201包括有机发光二极管。在一个实施例中,驱动控制模块203包括驱动晶体管M3,驱动晶体管M3的源极连接第二电源信号端ELVDD,驱动晶体管M3的漏极连接第一晶体管M1的源极。在一个实施例中,驱动控制模块203补偿晶体管M4,补偿晶体管M4的栅极用于接收第二扫描信号,补偿晶体管M4的源极连接第一晶体管M1的源极及驱动晶体管M3的漏极,补偿晶体管M4的漏极连接驱动晶体管M3的栅极,补偿晶体管M4用于补偿驱动晶体管M3的驱动电压。在一个实施例中,驱动控制模块203包括复位晶体管M5,复位晶体管M5的栅极用于接收第一扫描信号Gate1,复位晶体管M5的源极连接驱动晶体管M3的栅极,复位晶体管M5的漏极用于接收复位信号Vintial,复位晶体管M5用于复位驱动晶体管M3的驱动电压。在一个实施例中,驱动控制模块203包括存储电容C,存储电容C的第一极板连接驱动晶体管M3的栅极,存储电容C用于存储加载给驱动晶体管M3的驱动电压。在一个实施例中,驱动控制模块203包括电压保持晶体管M6,电压保持晶体管M6的源极连接第二电源信号端ELVDD或参考电源信号端Vref,第二电源信号端ELVDD和参考电源信号端Vref是两个不同的电源信号端子。当电压保持晶体管M6的源极连接第二电源信号端ELVDD时,电压保持晶体管M6的源极与参考电源信号端Vref断开连接;当电压保持晶体管M6的源极连接参考电源信号端Vref时,电压保持晶体管M6的源极与第二电源信号端ELVDD断开连接。电压保持晶体管M6的栅极用于接收第二发光控制信号EM2,电压保持晶体管M6的漏极连接至存储电容C的第二极板,电压保持晶体管M6用于在其导通时给驱动晶体管M3提供稳定的驱动电压。在一个实施例中,驱动控制模块203包括数据写入晶体管M7,数据写入晶体管M7的栅极用于接收第二扫描信号Gate2,数据写入晶体管M7的漏极用于接收数据信号VData,数据写入晶体管M7的源极连接至存储电容C的第二极板,数据写入晶体管M7用于将数据信号VData写入存储电容C。图5所示为图4所示的像素电路20的驱动时序图。该时序图示出了第一扫描信号Gate1、第一发光控制信号EM1、第二扫描信号Gate2及第二发光控制信号EM2在三个时间段的电平状态。参考图4和5,以图4中电压保持晶体管M6的源极连接参考电源信号端Vref,且所有晶体管为P型晶体管为例,对像素电路20的工作原理进行说明。在此情况下,各个晶体管的栅极驱动电压为低电平时晶体管开启,第一电源信号端ELVSS输出低电平信号,第二电源信号端ELVDD输出高电平信号,复位信号Vintial为低电平信号。第一时段t1:第一扫描信号Gate1及第二发光控制信号EM2为低电平,复位晶体管M5、电压保持晶体管M6及驱动晶体管M3这三个晶体管开启,第二电源信号端ELVDD输出的高电平信号写入电压保持晶体管M6的漏极,复位信号Vintial写入复位晶体管M5的源极,使得驱动晶体管M3的栅极电压初始化,驱动晶体管M3的驱动电压Vg=Vintial,Vgs=Vintial-ELVDD,使得像素电路20点亮的任何灰阶画面均从同一偏置状态开始,可改善短期残像问题。第二时段t2:第二扫描信号Gate2及第一发光控制信号EM1为低电平,补偿晶体管M4、数据写入晶体管M7及驱动晶体管M3这三个晶体管开启,数据信号VData写入数据写入晶体管M7的源极,第二电源信号端ELVDD输出的高电平信号写入驱动晶体管M3的栅极,直到驱动晶体管M3的驱动电压Vg=ELVDD+Vth。第三时段t3:第一发光控制信号EM1及第二发光控制信号EM2为低电平,电压保持晶体管M6开启,第二电源信号端ELVDD输出的高电平信号写入电压保持晶体管M6的漏极,驱动晶体管M3的驱动电压Vg经由存储电容C的耦合变化为Vg=ELVDD+Vth+ELVDD-VData,第一晶体管M1、第二晶体管M2及驱动晶体管M3同时开启,形成通路,发光电流流过发光模块201使其发光。此时发光电流为I=12KVgs-Vth*2=12KELVDD-VData2,其中K为系数。可见,若驱动晶体管M3的阈值电压Vth发生漂移也不会影响发光电流的大小,实现了对驱动晶体管M3的阈值电压Vth的补偿。当电压保持晶体管M6的源极连接参考电源信号端Vref时,像素电路20的工作原理与上述工作原理相同,主要区别为:在上述第三时段t3中,第一发光控制信号EM1及第二发光控制信号EM2为低电平,电压保持晶体管M6开启,参考电源信号端Vref输出的高电平信号写入电压保持晶体管M6的漏极,驱动晶体管M3的驱动电压Vg经由存储电容C的耦合变化为Vg=Vref+Vth+ELVDD-VData,第一晶体管M1、第二晶体管M2及驱动晶体管M3同时开启,形成通路,发光电流流过发光模块201使其发光。此时发光电流为I=12KVgs-Vth*2=12KVref-VData2,其中K为系数。可见,若驱动晶体管M3的阈值电压Vth发生漂移也不会影响发光电流的大小,同样实现了对驱动晶体管M3的阈值电压Vth的补偿。图6所示为图1所示的像素电路20的另一个实施例的电路图。相比较于图4中的第一晶体管M1的栅极接收第一发光控制信号EM1,第二晶体管M2的栅极接收第二发光控制信号EM2。主要区别如下,图6中的第一晶体管M1的栅极接收第二发光控制信号EM2,第二晶体管M2的栅极接收第一发光控制信号EM1。图6所示的像素电路20的驱动时序与图5所示的驱动时序相同,详细描述参见上文,在此不再赘述。本申请实施例的显示装置包括上述的显示电路,该显示装置包括:多条扫描线,用于提供扫描信号;多条数据线,用于提供数据信号;多个显示电路,电连接于上述的扫描线和数据线,多个显示电路呈阵列排布。本申请实施例的显示装置包括手机、平板电脑、电视机、笔记本电脑、导航仪等任何具有显示功能的产品或部件。以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。

权利要求:1.一种像素电路,其特征在于,其包括:发光模块,电连接第一电源信号端;发光控制模块,电连接所述发光模块,用于控制所述发光模块的发光,所述发光控制模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管串联,所述第一晶体管的栅极用于接收第一发光控制信号,所述第二晶体管的栅极用于接收第二发光控制信号;及驱动控制模块,电连接所述发光控制模块,所述驱动控制模块用于接收第一扫描信号和第二扫描信号,且所述第一扫描信号和所述第一发光控制信号反相,所述第二扫描信号和所述第二发光控制信号反相。2.如权利要求1所述的像素电路,其特征在于:所述发光模块的阳极连接所述第二晶体管的漏极,所述发光模块的阴极连接所述第一电源信号端。3.如权利要求1或2所述的像素电路,其特征在于:所述驱动控制模块包括驱动晶体管,所述驱动晶体管的源极连接第二电源信号端,所述驱动晶体管的漏极连接所述第一晶体管的源极。4.如权利要求3所述的像素电路,其特征在于:所述驱动控制模块包括补偿晶体管,所述补偿晶体管的栅极用于接收所述第二扫描信号,所述补偿晶体管的源极连接所述第一晶体管的源极及所述驱动晶体管的漏极,所述补偿晶体管的漏极连接所述驱动晶体管的栅极,所述补偿晶体管用于补偿所述驱动晶体管的驱动电压。5.如权利要求3所述的像素电路,其特征在于:所述驱动控制模块包括复位晶体管,所述复位晶体管的栅极用于接收所述第一扫描信号,所述复位晶体管的源极连接所述驱动晶体管的栅极,所述复位晶体管的漏极用于接收复位信号,所述复位晶体管用于复位所述驱动晶体管的驱动电压。6.如权利要求3所述的像素电路,其特征在于:所述驱动控制模块包括存储电容,所述存储电容的第一极板连接所述驱动晶体管的栅极,所述存储电容用于存储加载给所述驱动晶体管的驱动电压。7.如权利要求6所述的像素电路,其特征在于:所述驱动控制模块包括电压保持晶体管,所述电压保持晶体管的源极连接所述第二电源信号端或参考电源信号端,所述电压保持晶体管的栅极用于接收所述第二发光控制信号,所述电压保持晶体管的漏极连接至所述存储电容的第二极板,所述电压保持晶体管用于在其导通时给所述驱动晶体管提供稳定的驱动电压;和或所述驱动控制模块包括数据写入晶体管,所述数据写入晶体管的栅极用于接收所述第二扫描信号,所述数据写入晶体管的漏极用于接收数据信号,所述数据写入晶体管的源极连接至所述存储电容的第二极板,所述数据写入晶体管用于将所述数据信号写入所述存储电容。8.一种显示电路,其特征在于,其包括:如权利要求1-7任一所述的像素电路;及栅极驱动电路,与所述像素电路连接,包括扫描信号产生模块和反相电路,所述扫描信号产生模块用于产生所述第一扫描信号和所述第二扫描信号,所述反相电路用于将所述第一扫描信号进行反相,产生所述第一发光控制信号,且将所述第二扫描信号进行反相,产生所述第二发光控制信号。9.如权利要求8所述的显示电路,其特征在于:所述栅极驱动电路包括第一栅极驱动电路和第二栅极驱动电路,所述第一栅极驱动电路包括第一扫描信号产生模块和第一反相电路,所述第一扫描信号产生模块用于产生所述第一扫描信号,所述第一反相电路用于将所述第一扫描信号进行反相,产生所述第一发光控制信号;所述第二栅极驱动电路包括第二扫描信号产生模块和第二反相电路,所述第二扫描信号产生模块用于产生所述第二扫描信号,所述第二反相电路用于将所述第二扫描信号进行反相,产生所述第二发光控制信号。10.一种显示装置,其特征在于,包括如权利要求8或9所述的显示电路。

百度查询: 京东方科技集团股份有限公司 像素电路、显示电路及显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。