申请/专利权人：爱思开海力士有限公司

申请日：2020-04-22

公开（公告）日：2021-02-23

公开（公告）号：CN112397116A

主分类号：G11C7/22(20060101)

分类号：G11C7/22(20060101)

优先权：["20190816 KR 10-2019-0100225"]

专利状态码：失效-发明专利申请公布后的撤回

法律状态：2023.07.04#发明专利申请公布后的撤回;2021.03.12#实质审查的生效;2021.02.23#公开

摘要：本申请涉及一种与时钟信号同步的信号生成电路及使用其的半导体装置。一种信号生成电路包括时钟分频器电路、导通脉冲生成电路、关断脉冲生成电路和输出信号生成电路。导通脉冲生成电路同步于第一分频时钟信号和第二分频时钟信号来将输入信号延迟并且生成偶数导通脉冲信号和奇数导通脉冲信号。关断脉冲生成电路同步于第一分频时钟信号和第二分频时钟信号来将偶数导通脉冲信号和奇数导通脉冲信号延迟并且生成多个延迟信号。输出信号生成电路基于同步于第一分频时钟信号被延迟的延迟信号来生成第一预输出信号，基于同步于第二分频时钟信号被延迟的延迟信号来生成第二预输出信号，并且基于第一预输出信号和第二预输出信号来生成输出信号。

主权项：1.一种信号生成电路，包括：时钟分频器电路，被配置成基于时钟信号来生成第一分频时钟信号、第二分频时钟信号、第三分频时钟信号和第四分频时钟信号；导通脉冲生成电路，被配置成基于第一延迟信息，同步于所述第一分频时钟信号和所述第二分频时钟信号来将输入信号延迟，以生成偶数导通脉冲信号和奇数导通脉冲信号；关断脉冲生成电路，被配置成基于第二延迟信息，将所述偶数导通脉冲信号交替地同步于所述第二分频时钟信号和所述第一分频时钟信号而依次延迟以生成多个偶数延迟信号，并且基于所述第二延迟信息，将所述奇数导通脉冲信号交替地同步于所述第一分频时钟信号和所述第二分频时钟信号而依次延迟以生成多个奇数延迟信号；以及输出信号生成电路，被配置成基于在所述多个偶数延迟信号和所述多个奇数延迟信号之中的、同步于所述第二分频时钟信号被延迟的延迟信号和所述偶数导通脉冲信号来生成第一预输出信号，基于在所述多个偶数延迟信号和所述多个奇数延迟信号之中的、同步于所述第一分频时钟信号被延迟的延迟信号和所述奇数导通脉冲信号来生成第二预输出信号，以及使所述第一预输出信号与所述第四分频时钟信号同步并且使所述第二预输出信号与所述第三分频时钟信号同步以生成输出信号。

全文数据：

权利要求：

百度查询： 爱思开海力士有限公司 与时钟信号同步的信号生成电路及使用其的半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD