申请/专利权人：华为技术有限公司

申请日：2017-11-30

公开（公告）日：2021-02-23

公开（公告）号：CN109861683B

主分类号：H03K19/0185(20060101)

分类号：H03K19/0185(20060101);H03K19/003(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.02.23#授权;2019.07.02#实质审查的生效;2019.06.07#公开

摘要：本申请公开了一种接口电路，属于电子技术领域。该接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。本申请中的接口电路在反相器的电源端的电压大于反相器的接地端的电压时，可以保证信号的逻辑电平的正确传输，从而保证第一电源域电路与第二电源域电路之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力。

主权项：1.一种接口电路，其特征在于，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。

全文数据：接口电路技术领域本申请涉及电子技术领域，特别涉及一种接口电路。背景技术随着电子技术的发展，为了增加芯片的功能以及降低芯片的功耗，往往会在一个芯片中设置多个电源域电路。这多个电源域电路采用的是互相独立的供电方案，或者说，这多个电源域电路的供电电路不同。各个电源域电路具有各自的翻转电压，各个电源域电路的翻转电压小于其电源的电压且大于其参考地的电压。对于某个电源域电路中的模拟信号来说，如果某一时刻该模拟信号的电压高于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑高电平；如果某一时刻该模拟信号的电压低于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑低电平。通常来说，逻辑高电平由所处的电源域电路的电源提供，而逻辑低电平由所处的电源域电路的参考地提供。实际应用中，芯片中的信号线、电源线、地线等很容易在插拔过程中或在正常工作过程中受到静电干扰，芯片中各个电源域电路的电源的电压和参考地的电压会因静电干扰而发生较大变化，从而导致各个电源域电路的翻转电压发生较大变化。例如，当某个电源域电路中的信号线受到正向静电干扰时，该电源域电路的电源的电压和参考地的电压都会抬升，从而导致该电源域电路的翻转电压也会抬升，或者，当某个电源域电路中的信号线受到负向静电干扰时，该电源域电路的电源的电压和参考地的电压都会下降，从而导致该电源域电路的翻转电压也会下降。这种情况下，如果其它电源域电路向受到静电干扰的电源域电路传输信号，则该信号的逻辑电平很有可能会被错误传输。例如，第一电源域电路向第二电源域电路传输的信号为逻辑高电平，即该信号的电压为第一电源域电路的电源的电压，此时，如果第二电源域电路的翻转电压因正向静电干扰抬升而超过第一电源域电路的电源的电压，则会导致从第一电源域电路输入的原本应该是逻辑高电平的信号在第二电源域电路中被错认为是逻辑低电平。又例如，第一电源域电路向第二电源域电路传输的信号为逻辑低电平，即该信号的电压为第一电源域电路的参考地的电压，此时，如果第二电源域电路的翻转电压因负向静电干扰下降而低于第一电源域电路的参考地的电压，则会导致从第一电源域电路输入的原本应该是逻辑低电平的信号在第二电源域电路中被错认为是逻辑高电平。为了解决上述问题，目前往往会增加芯片的静电泄放能力，例如，可以在芯片外部增加静电释放Electro-Staticdischarge，ESD器件，如增加瞬态抑制TransientVoltageSuppressor，TVS二极管、串接电阻等，以将芯片受到的静电直接在芯片外部泄放掉，使该静电不至于影响芯片的内部线路。或者，可以增加芯片中的地线的出引脚pin数量，以提高该地线的静电泄放能力，使该地线的电压不至于因静电干扰而被抬升的过高或过低。然而，这些方法都会增加芯片的封装成本和芯片的面积，从而影响芯片的应用范围。发明内容为了解决相关技术中信号的逻辑电平被错误传输的问题，本申请提供了一种接口电路。所述技术方案如下：第一方面，提供了一种接口电路，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接；其中，正常来说，所述反相器的电源端的电压大于所述反相器的接地端的电压。此时，如果所述反相器的输入端的电压大于所述反相器的翻转电压，则所述反相器的输出端的电压为所述反相器的接地端的电压，如果所述反相器的输入端的电压小于所述反相器的翻转电压，则所述反相器的输出端的电压为所述反相器的电源端的电压，所述反相器的翻转电压为所述反相器的电源端的电压与所述反相器的接地端的电压之间的电压。需要说明的是，反相器用于实现信号的逻辑状态的转换，具体地，反相器用于在输入的信号为逻辑高电平即逻辑状态为“1”时，输出逻辑低电平即逻辑状态为“0”的信号，且用于在输入的信号为逻辑低电平时，输出逻辑高电平的信号。另外，对于某个电源域电路，该电源域电路输出的逻辑高电平的信号的电压为该电源域电路的电源的电压，该电源域电路输出的逻辑低电平的信号的电压为该电源域电路的参考地的电压。在本发明实施例中，当反相器的电源端与第一电源域电路的电源连接，且反相器的接地端与第二电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平，则反相器的输入端的电压与反相器的电源端的电压相等。因而只要第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会大于反相器的翻转电压，则反相器的输出端的电压就会为反相器的接地端的电压，即反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的参考地的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。另外，当反相器的电源端与第二电源域电路的电源连接，且反相器的接地端与第一电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑低电平，则反相器的输入端的电压与反相器的接地端的电压相等。因而只要第二电源域电路的电源的电压下降不低于第一电源域电路的参考地的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会小于反相器的翻转电压，则反相器的输出端的电压就会为反相器的电源端的电压，即反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的电源的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。其中，所述反相器包括正沟道金属氧化物半导体positivechannelMetalOxideSemiconductor，PMOS管和负沟道金属氧化物半导体negativechannelMetalOxideSemiconducto，NMOS管；所述PMOS管的栅极和所述NMOS管的栅极均与所述第一电源域电路的信号输出端连接，所述PMOS管的漏极和所述NMOS管的漏极均与所述第二电源域电路的信号输入端连接；所述PMOS管的源极与所述第一电源域电路的电源连接，所述NMOS管的源极与所述第二电源域电路的参考地连接；或者，所述PMOS管的源极与所述第二电源域电路的电源连接，所述NMOS管的源极与所述第一电源域电路的参考地连接。在本发明实施例中，当PMOS管的源极与第一电源域电路的电源连接，NMOS管的源极与第二电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平，则施加到PMOS管的栅极和NMOS管的栅极的电压为第一电源域电路的电源的电压，此时PMOS管的栅极的电压与PMOS管的源极的电压相等，PMOS管截止。而在第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压的情况下，NMOS管的栅极的电压大于NMOS管的源极的电压，NMOS管导通，从而使得PMOS管的漏极与NMOS管的漏极之间的连接处的电压为NMOS管的源极所连接的第二电源域电路的参考地的电压，即使得第二电源域电路的信号输入端输入的信号的电压为第二电源域电路的参考地的电压。另外，当PMOS管的源极与第二电源域电路的电源连接，NMOS管的源极与第一电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑低电平，则施加到PMOS管的栅极和NMOS管的栅极的电压为第一电源域电路的参考地的电压，此时NMOS管的栅极的电压与NMOS管的源极的电压相等，NMOS管截止。而在第二电源域电路的电源的电压下降不低于第一电源域电路的参考地的电压的情况下，PMOS管的栅极的电压小于PMOS管的源极的电压，PMOS管导通，从而使得PMOS管的漏极与NMOS管的漏极之间的连接处的电压为PMOS管的源极所连接的第二电源域电路的电源的电压，即使得第二电源域电路的信号输入端输入的信号的电压为第二电源域电路的电源的电压。第二方面，提供了一种接口电路，所述接口电路包括：与非门电路；所述与非门电路的n个输入端与多个电源域电路的n个信号输出端一一连接，所述与非门电路的输出端与目标电源域电路的信号输入端连接，所述与非门电路的n个输入端与所述与非门电路的n个电源端一一对应，所述n为大于或等于2的整数；所述与非门电路的n个电源端中的第i个电源端与所述n个信号输出端中的第i个信号输出端所属的电源域电路的电源连接，所述与非门电路的接地端与所述目标电源域电路的参考地连接，所述i为大于或等于1且小于或等于n的整数；或者，所述与非门电路的n个电源端均与所述目标电源域电路的电源连接，所述与非门电路的接地端与所述n个信号输出端中的目标信号输出端所属的电源域电路的参考地连接，所述目标信号输出端与所述与非门电路的n个输入端中的目标输入端连接；其中，正常来说，所述与非门电路的n个电源端中每个电源端的电压均大于所述与非门电路的接地端的电压。此时，如果所述与非门电路的n个输入端中每个输入端的电压均大于所述与非门电路的翻转电压，则所述与非门电路的输出端的电压为所述与非门电路的接地端的电压，如果所述与非门电路的目标输入端的电压小于所述与非门电路的翻转电压，则所述与非门电路的输出端的电压为所述与非门电路的n个电源端中与所述目标输入端对应的目标电源端的电压，所述与非门电路的翻转电压为所述与非门电路的n个电源端的电压中的最小电压与所述与非门电路的接地端的电压之间的电压。需要说明的是，与非门电路用于实现信号的逻辑状态的转换，具体地，与非门电路用于在输入的多个信号均为逻辑高电平时，输出逻辑低电平的信号，且用于在输入的多个信号中的任一信号为逻辑低电平时，输出逻辑高电平的信号。在本发明实施例中，当与非门电路的n个电源端中的第i个电源端与n个信号输出端中的第i个信号输出端所属的电源域电路的电源连接，且与非门电路的接地端与目标电源域电路的参考地连接时，如果n个信号输出端向与非门电路的n个输入端传输的信号均为逻辑高电平，则与非门电路的第i个输入端的电压与与非门电路的第i个电源端的电压相等。因而只要目标电源域电路的参考地的电压抬升不超过多个电源域电路中每个电源域电路的电源的电压，与非门电路的n个电源端中每个电源端的电压就均会大于与非门电路的接地端的电压，且与非门电路的n个输入端中每个输入端的电压就均会大于与非门电路的翻转电压，则与非门电路的输出端的电压就会为与非门电路的接地端的电压，即与非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的参考地的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。另外，当与非门电路的n个电源端均与目标电源域电路的电源连接，且与非门电路的接地端与n个信号输出端中目标信号输出端所属的电源域电路的参考地连接时，如果n个信号输出端中的目标信号输出端向与非门电路的n个输入端中目标输入端传输的信号为逻辑低电平，则与非门电路的目标输入端的电压与与非门电路的接地端的电压相等。因而只要目标电源域电路的电源的电压下降不低于多个电源域电路中每个电源域电路的电源的电压，与非门电路的n个电源端中每个电源端的电压就均会大于与非门电路的接地端的电压，且与非门电路的目标输入端的电压就会小于与非门电路的翻转电压，则与非门电路的输出端的电压就会为与非门电路的电源端的电压，即与非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的电源的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。其中，所述与非门电路包括n个PMOS管和n个NMOS管；所述n个PMOS管中的第i个PMOS管的栅极和所述n个NMOS管中的第i个NMOS管的栅极均与所述第i个信号输出端连接，所述n个PMOS管中的每个PMOS管的漏极和所述n个NMOS管中的第1个NMOS管的漏极均与所述目标电源域电路的信号输入端连接；所述第i个PMOS管的源极与所述第i个信号输出端所属的电源域电路的电源连接，所述n个NMOS管串联连接，所述n个NMOS管中的第n个NMOS管的源极与所述目标电源域电路的参考地连接；或者，所述n个PMOS管中的每个PMOS管的源极与所述目标电源域电路的电源连接，所述n个NMOS管串联连接，所述第n个NMOS管的源极与所述目标信号输出端所属的电源域电路的参考地连接。在本发明实施例中，当第i个PMOS管的源极与第i个信号输出端所属的电源域电路的电源连接，n个NMOS管串联连接，n个NMOS管中的第n个NMOS管的源极与目标电源域电路的参考地连接时，如果n个信号输出端向与非门电路的n个输入端传输的信号均为逻辑高电平，则只要目标电源域电路的参考地的电压抬升不超过多个电源域电路中每个电源域电路的电源的电压，n个PMOS管均会截止，而n个NMOS管均会导通，从而使得n个PMOS管中的每个PMOS管的漏极与第1个NMOS管的漏极之间的连接处的电压为第n个NMOS管的源极所连接的目标电源域电路的参考地的电压，即使得目标电源域电路的信号输入端输入的信号的电压为目标电源域电路的参考地的电压。另外，当n个PMOS管中的每个PMOS管的源极与目标电源域电路的电源连接，n个NMOS管串联连接，第n个NMOS管的源极与n个信号输出端中目标信号输出端所属的电源域电路的参考地连接时，如果n个信号输出端中的目标信号输出端向与非门电路的n个输入端中目标输入端传输的信号为逻辑低电平，则只要目标电源域电路的电源的电压下降不低于多个电源域电路中每个电源域电路的电源的电压，n个NMOS管均会截止，而n个PMOS管均会导通，从而使得n个PMOS管中的每个PMOS管的漏极与第1个NMOS管的漏极之间的连接处的电压为目标PMOS管的源极所连接的目标电源域电路的电源的电压，即使得目标电源域电路的信号输入端输入的信号的电压为目标电源域电路的电源的电压。第三方面，提供了一种接口电路，所述接口电路包括：或非门电路；所述或非门电路的m个输入端与多个电源域电路的m个信号输出端一一连接，所述或非门电路的输出端与目标电源域电路的信号输入端连接，所述或非门电路的m个输入端与所述或非门电路的m个接地端一一对应，所述m为大于或等于2的整数；所述或非门电路的电源端与所述m个信号输出端中的目标信号输出端所属的电源域电路的电源连接，所述或非门电路的m个接地端均与所述目标电源域电路的参考地连接，所述目标信号输出端与所述或非门电路的m个输入端中的目标输入端连接；或者，所述或非门电路的电源端与所述目标电源域电路的电源连接，所述或非门电路的m个接地端中的第k个接地端与所述m个信号输出端中的第k个信号输出端所属的电源域电路的参考地连接，所述k为大于或等于1且小于或等于m的整数；其中，正常来说，所述或非门电路的电源端的电压大于所述或非门电路的m个接地端中每个接地端的电压。此时，如果所述或非门电路的目标输入端的电压大于所述或非门电路的翻转电压，则所述或非门电路的输出端的电压为所述或非门电路的m个接地端中与所述目标输入端对应的目标接地端的电压，如果所述或非门电路的m个输入端中每个输入端的电压均小于所述或非门电路的翻转电压，则所述或非门电路的输出端的电压为所述或非门电路的电源端的电压，所述或非门电路的翻转电压为所述或非门电路的电源端的电压与所述或非门电路的m个接地端的电压中的最小电压之间的电压。需要说明的是，或非门电路7用于实现信号的逻辑状态的转换，具体地，或非门电路7用于在输入的多个信号中的任一信号为逻辑高电平时，输出逻辑低电平的信号，且用于在输入的多个信号均为逻辑低电平时，输出逻辑高电平的信号。在本发明实施例中，当或非门电路的电源端与m个信号输出端中目标信号输出端所属的电源域电路的电源连接，且或非门电路的m个接地端均与目标电源域电路的参考地连接时，如果m个信号输出端中的目标信号输出端向或非门电路的m个输入端中目标输入端输入的信号为逻辑高电平，则或非门电路的目标输入端的电压与或非门电路的电源端的电压相等。因而只要目标电源域电路的参考地的电压抬升不超过多个电源域电路中每个电源域电路的电源的电压，或非门电路的电源端的电压就会大于或非门电路的m个接地端中每个接地端的电压，且或非门电路的目标输入端的电压就会大于或非门电路的翻转电压，则或非门电路的输出端的电压就会为或非门电路的接地端的电压，即或非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的参考地的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。另外，当或非门电路的电源端与目标电源域电路的电源连接，且或非门电路的m个接地端中的第k个接地端与m个信号输出端中的第k个信号输出端所属的电源域电路的参考地连接时，如果m个信号输出端向或非门电路的m个输入端传输的信号均为逻辑低电平，则或非门电路的第k个输入端的电压与或非门电路的第k个接地端的电压相等。因而只要目标电源域电路的电源的电压下降不低于多个电源域电路中每个电源域电路的参考地的电压，或非门电路的电源端的电压就会大于或非门电路的m个接地端中每个接地端的电压，且或非门电路的m个输入端中每个输入端的电压就会小于或非门电路的翻转电压，则或非门电路的输出端的电压就会为或非门电路的电源端的电压，即或非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的电源的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。其中，所述或非门电路包括m个PMOS管和m个NMOS管；所述m个PMOS管中的第k个PMOS管的栅极和所述m个NMOS管中的第k个NMOS管的栅极均与所述第k个信号输出端连接，所述m个PMOS管中的第m个PMOS管的漏极和所述m个NMOS管中的每个NMOS管的漏极均与所述目标电源域电路的信号输入端连接；所述m个PMOS管中的第1个PMOS管的源极与所述目标信号输出端所属的电源域电路的电源连接，所述m个PMOS管串联连接，所述m个NMOS管中的每个NMOS管的源极与所述目标电源域电路的参考地连接；或者，所述第1个PMOS管的源极与所述目标电源域电路的电源连接，所述m个PMOS管串联连接，所述第k个NMOS管的源极与所述第k个信号输出端所属的电源域电路的参考地连接。在本发明实施例中，当m个PMOS管中的第1个PMOS管的源极与m个信号输出端中目标信号输出端所属的电源域电路的电源连接，m个PMOS管串联连接，m个NMOS管中的每个NMOS管的源极与目标电源域电路的参考地连接时，如果m个信号输出端中的目标信号输出端向或非门电路的m个输入端中目标输入端传输的信号为逻辑高电平，则只要目标电源域电路的参考地的电压抬升不超过多个电源域电路中每个电源域电路的电源的电压，m个PMOS管均会截止，而m个NMOS管均会导通，从而使得第m个PMOS管的漏极与m个NMOS管中的每个NMOS管的漏极之间的连接处的电压为目标NMOS管的源极所连接的目标电源域电路的参考地的电压，即使得目标电源域电路的信号输入端输入的信号的电压为目标电源域电路的参考地的电压。另外，当第1个PMOS管的源极与目标电源域电路的电源连接，m个PMOS管串联连接，第k个NMOS管的源极与第k个信号输出端所属的电源域电路的参考地连接时，如果m个信号输出端向或非门电路的m个输入端传输的信号均为逻辑低电平，则只要目标电源域电路的电源的电压下降不低于多个电源域电路中每个电源域电路的参考地的电压，m个NMOS管均会截止，而m个PMOS管均会导通，从而使得第m个PMOS管的漏极与m个NMOS管中的每个NMOS管的漏极之间的连接处的电压为第m个PMOS管的源极所连接的目标电源域电路的电源的电压，即使得目标电源域电路的信号输入端输入的信号的电压为目标电源域电路的电源的电压。本申请提供的技术方案带来的有益效果是：反相器的输入端与第一电源域电路的信号输出端连接，反相器的输出端与第二电源域电路的信号输入端连接。在此情况下，如果反相器的电源端与第一电源域电路的电源连接，且反相器的接地端与第二电源域电路的参考地连接，则当第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平时，反相器的输入端的电压与反相器的电源端的电压相等，因而即使第二电源域电路的参考地的电压因静电干扰而发生较大变化，但只要第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会大于反相器的翻转电压，则反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的参考地的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。如果反相器的电源端与第二电源域电路的电源连接，且反相器的接地端与第一电源域电路的参考地连接，则当第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑低电平时，反相器的输入端的电压与反相器的接地端的电压相等，因而即使第二电源域电路的电源的电压因静电干扰而发生较大变化，但只要第二电源域电路的电源的电压下降不低于第一电源域电路的参考地的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会小于反相器的翻转电压，则反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的电源的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。附图说明图1A是本发明实施例提供的一种电源域电路受到正向静电干扰的示意图；图1B是本发明实施例提供的一种电源域电路受到负向静电干扰的示意图；图1C是本发明实施例提供的一种电源和参考地的电压抬升的示意图；图1D是本发明实施例提供的一种电源和参考地的电压下降的示意图；图2A是本发明实施例提供的第一种接口电路的结构示意图；图2B是本发明实施例提供的第二种接口电路的结构示意图；图2C是本发明实施例提供的第三种接口电路的结构示意图；图2D是本发明实施例提供的第四种接口电路的结构示意图；图3A是本发明实施例提供的第五种接口电路的结构示意图；图3B是本发明实施例提供的第六种接口电路的结构示意图；图3C是本发明实施例提供的第七种接口电路的结构示意图；图3D是本发明实施例提供的第八种接口电路的结构示意图；图4A是本发明实施例提供的第九种接口电路的结构示意图；图4B是本发明实施例提供的第十种接口电路的结构示意图；图4C是本发明实施例提供的第十一种接口电路的结构示意图；图4D是本发明实施例提供的第十二种接口电路的结构示意图。附图标记：1：反相器；1a：反相器的输入端；1b：反相器的输出端；1c：反相器的电源端；1d：反相器的接地端；2：第一电源域电路；2a：第一电源域电路的信号输出端；vdd1：第一电源域电路的电源；vss1：第一电源域电路的参考地；3：第二电源域电路；3a：第二电源域电路的信号输入端；vdd2：第二电源域电路的电源；vss2：第二电源域电路的参考地；4：与非门电路；4a：与非门电路的输入端；4at：与非门电路的目标输入端；4b：与非门电路的输出端；4c：与非门电路的电源端；4ct：与非门电路的目标电源端；4d：与非门电路的接地端；5：电源域电路；5a：电源域电路的信号输出端；5at：电源域电路的目标信号输出端；6：目标电源域电路；6a：目标电源域电路的信号输入端；7：或非门电路；7a：或非门电路的输入端；7at：或非门电路的目标输入端；7b：或非门电路的输出端；7c：或非门电路的电源端；7d：或非门电路的接地端；7dt：或非门电路的目标接地端；Q1：PMOS管；g1：PMOS管的栅极；s1：PMOS管的源极；d1：PMOS管的漏极；Q1t：目标PMOS管；g1t：目标PMOS管的栅极；s1t：目标PMOS管的源极；d1t：目标PMOS管的漏极；Q2：NMOS管；g2：NMOS管的栅极；s2：NMOS管的源极；d2：NMOS管的漏极；Q2t：目标NMOS管；g2t：目标NMOS管的栅极；s2t：目标NMOS管的源极；d2t：目标NMOS管的漏极。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。在对本发明实施例进行详细地解释说明之前，对本发明实施例涉及的应用场景予以说明。目前，芯片中的信号线、电源线、地线等很容易在插拔过程中或在正常工作过程中受到静电干扰，芯片中各个电源域电路的电源的电压和参考地的电压会因静电干扰而发生较大变化。例如，芯片中包括数字电路所在的电源域电路和模拟电路所在的电源域电路，假设模拟电路所在的电源域电路中的信号线受到正向静电干扰，如图1A所示，该静电将会通过二极管DIOP和ESD钳位电路传递到该电源域电路的参考地AVSS，造成参考地AVSS的电压抬升，由于该电源域电路的电源AVDD与参考地AVSS之间存在较多电容，所以电源AVDD的电压将会随着参考地AVSS的电压的抬升而抬升。又假设模拟电路所在的电源域电路中的信号线受到负向静电干扰，如图1B所示，该静电将会通过二极管DION传递到参考地AVSS，造成参考地AVSS的电压下降，在参考地AVSS的电压下降的情况下，电源AVDD的电压将会随着参考地AVSS的电压的下降而下降。这种情况下，模拟电路所在的电源域电路的翻转电压相较于数字电路所在的电源域电路的电源DVDD的电压和参考地DVSS的电压会发生较大变化。例如，当模拟电路所在的电源域电路受到图1A中的正向静电干扰时，如图1C所示，电源AVDD的电压可能由A点瞬间抬升为A'点，参考地AVSS的电压可能由B点瞬间抬升为B'点，从而导致模拟电路所在的电源域电路的翻转电压发生抬升而超过电源DVDD的电压。又例如，当模拟电路所在的电源域电路受到图1B中的负向静电干扰时，如图1D所示，电源AVDD的电压可能由A点瞬间下降为A”点，参考地AVSS的电压可能由B点瞬间下降为B”点，从而导致模拟电路所在的电源域电路的翻转电压发生下降而低于参考地DVSS的电压。模拟电路所在的电源域电路的翻转电压的抬升或下降很有可能会造成数字电路所在的电源域电路向模拟电路所在的电源域电路传输的信号的逻辑电平发生错误。例如，数字电路所在的电源域电路向模拟电路所在的电源域电路传输的信号为逻辑高电平，即该信号的电压为电源DVDD的电压，此时，如果模拟电路所在的电源域电路的翻转电压因正向静电干扰抬升而超过电源DVDD的电压，则会导致该信号在模拟电路所在的电源域电路中被错认为是逻辑低电平。又例如，数字电路所在的电源域电路向模拟电路所在的电源域电路传输的信号为逻辑低电平，即该信号的电压为参考地DVSS的电压，此时，如果模拟电路所在的电源域电路的翻转电压因负向静电干扰下降而低于参考地DVSS的电压，则会导致该信号在模拟电路所在的电源域电路中被错认为是逻辑高电平。由上可知，当某一电源域电路向另一受到正向静电干扰的电源域电路传输的信号为逻辑高电平时，该信号的逻辑电平很有可能会被错误传输为逻辑低电平，且当某一电源域电路向另一受到负向静电干扰的电源域电路传输的信号为逻辑低电平时，该信号的逻辑电平很有可能会被错误传输为逻辑高电平。信号的逻辑电平的错误传输很有可能会造成接收到该信号的电源域电路的内部状态逻辑或某些寄存器状态的错误改变，从而导致芯片中的电源域电路之间的数据传输链路出错，影响了芯片的工作性能。为此，本发明实施例提供了三种接口电路，来使信号的逻辑电平可以正确传输，从而保证芯片中的电源域电路之间的数据传输链路的稳定可靠，提高芯片的工作性能。需要说明的是，本发明实施例中所说的电压均是相对于芯片的芯片地确定的。例如，某个电源域电路的电源的电压即为该电源域电路的电源与该电源域电路所在芯片的芯片地之间的电位差，某个电源域电路的参考地的电压即为该电源域电路的参考地与该电源域电路所在芯片的芯片地之间的电位差，本发明实施例中涉及的其它电压的概念与此类似，在此不再一一说明。接下来对本发明实施例提供的第一种接口电路进行详细地解释说明。图2A和图2B是本发明实施例提供的一种接口电路的结构示意图。参见图2A和图2B，该接口电路包括：反相器1；反相器1的输入端1a与第一电源域电路2的信号输出端2a连接，反相器1的输出端1b与第二电源域电路3的信号输入端3a连接；参见图2A，反相器1的电源端1c与第一电源域电路2的电源vdd1连接，反相器1的接地端1d与第二电源域电路3的参考地vss2连接；或者，参见图2B，反相器1的电源端1c与第二电源域电路3的电源vdd2连接，反相器1的接地端1d与第一电源域电路2的参考地vss1连接；其中，正常来说，反相器1的电源端1c的电压大于反相器1的接地端1d的电压。此时，如果反相器1的输入端1a的电压大于反相器1的翻转电压，则反相器1的输出端1b的电压为反相器1的接地端1d的电压，如果反相器1的输入端1a的电压小于反相器1的翻转电压，则反相器1的输出端1b的电压为反相器1的电源端1c的电压。需要说明的是，反相器1用于实现信号的逻辑状态的转换，具体地，反相器1用于在输入的信号为逻辑高电平即逻辑状态为“1”时，输出逻辑低电平即逻辑状态为“0”的信号，且用于在输入的信号为逻辑低电平时，输出逻辑高电平的信号。另外，反相器1的翻转电压小于反相器1的第一电压且大于反相器1的第二电压，反相器1的第一电压为反相器1的电源端1c的电压和反相器1的接地端1d的电压中较大的电压，反相器1的第二电压为反相器1的电源端1c的电压和反相器1的接地端1d的电压中较小的电压，例如，反相器1的翻转电压可以为反相器1的电源端1c的电压与反相器1的接地端1d的电压之和的一半。需要说明的是，第一电源域电路2和第二电源域电路3可以为两个不同的电源域电路，即，第一电源域电路2和第二电源域电路3采用的是互相独立的供电方案，或者说，第一电源域电路2的供电电路与第二电源域电路3的供电电路不同。另外，对于某个电源域电路，该电源域电路输出的逻辑高电平的信号的电压为该电源域电路的电源的电压，该电源域电路输出的逻辑低电平的信号的电压为该电源域电路的参考地的电压。例如，第一电源域电路2输出的信号为逻辑高电平，则该信号的电压为第一电源域电路2的电源vdd1的电压。又例如，第一电源域电路2输出的信号为逻辑低电平，则该信号的电压为第一电源域电路2的参考地vss1的电压。值得说明的是，当反相器1的电源端1c与第一电源域电路2的电源vdd1连接，且反相器1的接地端1d与第二电源域电路3的参考地vss2连接时，反相器1的电源端1c的电压为第一电源域电路2的电源vdd1的电压，反相器1的接地端1d的电压为第二电源域电路3的参考地vss2的电压。在此情况下，当第一电源域电路2的信号输出端2a向反相器1的输入端1a传输的信号为逻辑高电平时，反相器1的输入端1a的电压为第一电源域电路2的电源vdd1的电压，即反相器1的输入端1a的电压与反相器1的电源端1c的电压相等。因而即使第二电源域电路3的参考地vss2的电压因静电干扰而发生较大变化，但只要第二电源域电路3的参考地vss2的电压抬升不超过第一电源域电路2的电源vdd1的电压，反相器1的电源端1c的电压就会大于反相器1的接地端1d的电压，且反相器1的输入端1a的电压就会大于反相器1的翻转电压，则反相器1的输出端1b的电压就会为反相器1的接地端1d的电压，即反相器1的输出端1b向第二电源域电路3的信号输入端3a传输的信号的电压就会为第二电源域电路3的参考地vss2的电压。在反相器1的输出端1b向第二电源域电路3的信号输入端3a传输的信号的电压为第二电源域电路3的参考地vss2的电压的情况下，第二电源域电路3的信号输入端3a输入的信号在第二电源域电路3中为逻辑低电平。此时，第一电源域电路2向反相器1输入的信号为逻辑高电平，之后，反相器1向第二电源域电路3输入的信号为逻辑低电平，从而使得信号的逻辑电平得以正确传输，进而保证了第一电源域电路2与第二电源域电路3之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。另外，当反相器1的电源端1c与第二电源域电路3的电源vdd2连接，且反相器1的接地端1d与第一电源域电路2的参考地vss1连接时，反相器1的电源端1c的电压为第二电源域电路3的电源vdd2的电压，反相器1的接地端1d的电压为第一电源域电路2的参考地vss1的电压。在此情况下，当第一电源域电路2的信号输出端2a向反相器1的输入端1a传输的信号为逻辑低电平时，反相器1的输入端1a的电压为第一电源域电路2的参考地vss1的电压，即反相器1的输入端1a的电压与反相器1的接地端1d的电压相等。因而即使第二电源域电路3的电源vdd2的电压因静电干扰而发生较大变化，但只要第二电源域电路3的电源vdd2的电压下降不低于第一电源域电路2的参考地vss1的电压，反相器1的电源端1c的电压就会大于反相器1的接地端1d的电压，且反相器1的输入端1a的电压就会小于反相器1的翻转电压，则反相器1的输出端1b的电压就会为反相器1的电源端1c的电压，即反相器1的输出端1b向第二电源域电路3的信号输入端3a传输的信号的电压就会为第二电源域电路3的电源vdd2的电压。在反相器1的输出端1b向第二电源域电路3的信号输入端3a传输的信号的电压为第二电源域电路3的电源vdd2的电压的情况下，第二电源域电路3的信号输入端3a输入的信号在第二电源域电路3中为逻辑高电平。此时，第一电源域电路2向反相器1输入的信号为逻辑低电平，之后，反相器1向第二电源域电路3输入的信号为逻辑高电平，从而使得信号的逻辑电平得以正确传输，进而保证了第一电源域电路2与第二电源域电路3之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。其中，参见图2C和图2D，反相器1包括PMOS管Q1和NMOS管Q2；PMOS管Q1的栅极g1和NMOS管Q2的栅极g2均与第一电源域电路2的信号输出端2a连接，PMOS管Q1的漏极d1和NMOS管Q2的漏极d2均与第二电源域电路3的信号输入端3a连接；参见图2C，PMOS管Q1的源极s1与第一电源域电路2的电源vdd1连接，NMOS管Q2的源极s2与第二电源域电路3的参考地vss2连接；或者，参见图2D，PMOS管Q1的源极s1与第二电源域电路3的电源vdd2连接，NMOS管Q2的源极s2与第一电源域电路2的参考地vss1连接。需要说明的是，当PMOS管Q1的源极s1与第一电源域电路2的电源vdd1连接，NMOS管Q2的源极s2与第二电源域电路3的参考地vss2连接时，如果第一电源域电路2的信号输出端2a向反相器1的输入端1a传输的信号为逻辑高电平，则施加到PMOS管Q1的栅极g1和NMOS管Q2的栅极g2的电压为第一电源域电路2的电源vdd1的电压，此时PMOS管Q1的栅极g1的电压与PMOS管Q1的源极s1的电压相等，PMOS管Q1截止。而在第二电源域电路3的参考地vss2的电压抬升不超过第一电源域电路2的电源vdd1的电压的情况下，NMOS管Q2的栅极g2的电压大于NMOS管Q2的源极s2的电压，NMOS管Q2导通，从而使得PMOS管Q1的漏极d1与NMOS管Q2的漏极d2之间的连接处的电压为NMOS管Q2的源极s2所连接的第二电源域电路3的参考地vss2的电压，即使得第二电源域电路3的信号输入端3a输入的信号的电压为第二电源域电路3的参考地vss2的电压。另外，当PMOS管Q1的源极s1与第二电源域电路3的电源vdd2连接，NMOS管Q2的源极s2与第一电源域电路2的参考地vss1连接时，如果第一电源域电路2的信号输出端2a向反相器1的输入端1a传输的信号为逻辑低电平，则施加到PMOS管Q1的栅极g1和NMOS管Q2的栅极g2的电压为第一电源域电路2的参考地vss1的电压，此时NMOS管Q2的栅极g2的电压与NMOS管Q2的源极s2的电压相等，NMOS管Q2截止。而在第二电源域电路3的电源vdd2的电压下降不低于第一电源域电路2的参考地vss1的电压的情况下，PMOS管Q1的栅极g1的电压小于PMOS管Q1的源极s1的电压，PMOS管Q1导通，从而使得PMOS管Q1的漏极d1与NMOS管Q2的漏极d2之间的连接处的电压为PMOS管Q1的源极s1所连接的第二电源域电路3的电源vdd2的电压，即使得第二电源域电路3的信号输入端3a输入的信号的电压为第二电源域电路3的电源vdd2的电压。在本发明实施例中，反相器的输入端与第一电源域电路的信号输出端连接，反相器的输出端与第二电源域电路的信号输入端连接。在此情况下，如果反相器的电源端与第一电源域电路的电源连接，且反相器的接地端与第二电源域电路的参考地连接，则当第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平时，反相器的输入端的电压与反相器的电源端的电压相等，因而即使第二电源域电路的参考地的电压因静电干扰而发生较大变化，但只要第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会大于反相器的翻转电压，则反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的参考地的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。如果反相器的电源端与第二电源域电路的电源连接，且反相器的接地端与第一电源域电路的参考地连接，则当第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑低电平时，反相器的输入端的电压与反相器的接地端的电压相等，因而即使第二电源域电路的电源的电压因静电干扰而发生较大变化，但只要第二电源域电路的电源的电压下降不低于第一电源域电路的参考地的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会小于反相器的翻转电压，则反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的电源的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。接下来对本发明实施例提供的第二种接口电路进行详细地解释说明。图3A和图3B是本发明实施例提供的一种接口电路的结构示意图。参见图3A和图3B，该接口电路包括：与非门电路4；与非门电路4的n个输入端4a与多个电源域电路5的n个信号输出端5a一一连接，与非门电路4的输出端4b与目标电源域电路6的信号输入端6a连接，与非门电路4的n个输入端4a与与非门电路4的n个电源端4c一一对应，n为大于或等于2的整数；参见图3A，与非门电路4的n个电源端4c中的第i个电源端4ci与n个信号输出端5a中的第i个信号输出端5ai所属的电源域电路的电源连接，与非门电路4的接地端4d与目标电源域电路6的参考地连接，i为大于或等于1且小于或等于n的整数；或者，参见图3B，与非门电路4的n个电源端4c均与目标电源域电路6的电源连接，与非门电路4的接地端4d与n个信号输出端5a中的目标信号输出端5at所属的电源域电路的参考地连接，目标信号输出端5at与与非门电路4的n个输入端4a中的目标输入端4at连接；其中，正常来说，与非门电路4的n个电源端4c中每个电源端的电压均大于与非门电路4的接地端4d的电压。此时，如果与非门电路4的n个输入端4a中每个输入端的电压均大于与非门电路4的翻转电压，则与非门电路4的输出端4b的电压为与非门电路4的接地端4d的电压，如果与非门电路4的目标输入端4at的电压小于与非门电路4的翻转电压，则与非门电路4的输出端4b的电压为与非门电路4的n个电源端4c中与目标输入端4at对应的目标电源端4ct的电压。需要说明的是，与非门电路4用于实现信号的逻辑状态的转换，具体地，与非门电路4用于在输入的多个信号均为逻辑高电平时，输出逻辑低电平的信号，且用于在输入的多个信号中的任一信号为逻辑低电平时，输出逻辑高电平的信号。另外，与非门电路4的翻转电压小于与非门电路4的第一电压且大于与非门电路4的第二电压，与非门电路4的第一电压为与非门电路4的n个电源端4c的电压中最小的电压和与非门电路4的接地端4d的电压这两个电压之中较大的电压，与非门电路4的第二电压为与非门电路4的n个电源端4c的电压中最小的电压和与非门电路4的接地端4d的电压这两个电压之中较小的电压，例如，与非门电路4的翻转电压可以为与非门电路4的n个电源端4c的电压中最小的电压与与非门电路4的接地端4d的电压之和的一半。需要说明的是，多个电源域电路5和目标电源域电路6可以为不同的电源域电路，即，多个电源域电路5和目标电源域电路6采用的是互相独立的供电方案，或者说，多个电源域电路5的供电电路与目标电源域电路6的供电电路不同。多个电源域电路5中的每个电源域电路5可以有至少一个信号输出端，多个电源域电路5总共可以有n个信号输出端。另外，对于某个电源域电路，该电源域电路输出的逻辑高电平的信号的电压为该电源域电路的电源的电压，该电源域电路输出的逻辑低电平的信号的电压为该电源域电路的参考地的电压。例如，多个电源域电路5中的任一电源域电路输出的信号为逻辑高电平，则该信号的电压为该电源域电路的电源的电压。又例如，多个电源域电路5中的任一电源域电路输出的信号为逻辑低电平，则该信号的电压为该电源域电路的参考地的电压。值得说明的是，当与非门电路4的n个电源端4c中的第i个电源端4ci与n个信号输出端5a中的第i个信号输出端5ai所属的电源域电路的电源连接，且与非门电路4的接地端4d与目标电源域电路6的参考地连接时，与非门电路4的第i个电源端4ci的电压为第i个信号输出端5ai所属的电源域电路的电源的电压，与非门电路4的接地端4d的电压为目标电源域电路6的参考地的电压。在此情况下，当n个信号输出端5a向与非门电路4的n个输入端4a传输的信号均为逻辑高电平时，与非门电路4的n个输入端4a中的第i个输入端4ai的电压为第i个信号输出端5ai所属的电源域电路的电源的电压，即与非门电路4的第i个输入端4ai的电压与与非门电路4的第i个电源端4ci的电压相等。因而即使目标电源域电路6的参考地的电压因静电干扰而发生较大变化，但只要目标电源域电路6的参考地的电压抬升不超过多个电源域电路5中每个电源域电路5的电源的电压，与非门电路4的n个电源端4c中每个电源端4c的电压就均会大于与非门电路4的接地端4d的电压，且与非门电路4的n个输入端4a中每个输入端4a的电压就均会大于与非门电路4的翻转电压，则与非门电路4的输出端4b的电压就会为与非门电路4的接地端4d的电压，即与非门电路4的输出端4b向目标电源域电路6的信号输入端6a传输的信号的电压就会为目标电源域电路6的参考地的电压。在与非门电路4的输出端4b向目标电源域电路6的信号输入端6a传输的信号的电压为目标电源域电路6的参考地的电压的情况下，目标电源域电路6的信号输入端6a输入的信号在目标电源域电路6中为逻辑低电平。此时，多个电源域电路5向与非门电路4输入的信号均为逻辑高电平，之后，与非门电路4向目标电源域电路6输入的信号为逻辑低电平，从而使得信号的逻辑电平得以正确传输，进而保证了多个电源域电路5与目标电源域电路6之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。另外，当与非门电路4的n个电源端4c均与目标电源域电路6的电源连接，且与非门电路4的接地端4d与n个信号输出端5a中的目标信号输出端5at所属的电源域电路的参考地连接时，与非门电路4的n个电源端4c的电压均为目标电源域电路6的电源的电压，与非门电路4的接地端4d的电压为目标信号输出端5at所属的电源域电路的参考地的电压。在此情况下，当n个信号输出端5a中的目标信号输出端5at向与非门电路4的n个输入端4a中的目标输入端4at传输的信号为逻辑低电平时，与非门电路4的目标输入端4at的电压为目标信号输出端5at所属的电源域电路的参考地的电压，即与非门电路4的目标输入端4at的电压与与非门电路4的接地端4d的电压相等。因而即使目标电源域电路6的电源的电压因静电干扰而发生较大变化，但只要目标电源域电路6的电源的电压下降不低于多个电源域电路5中每个电源域电路5的电源的电压，与非门电路4的n个电源端4c中每个电源端4c的电压就均会大于与非门电路4的接地端4d的电压，且与非门电路4的目标输入端4at的电压就会小于与非门电路4的翻转电压，则与非门电路4的输出端4b的电压就会为与非门电路4的n个电源端4c中与目标输入端4at对应的目标电源端4ct的电压，即与非门电路4的输出端4b向目标电源域电路6的信号输入端6a传输的信号的电压就会为目标电源域电路6的电源的电压。在与非门电路4的输出端4b向目标电源域电路6的信号输入端6a传输的信号的电压为目标电源域电路6的电源的电压的情况下，目标电源域电路6的信号输入端6a输入的信号在目标电源域电路6中为逻辑高电平。此时，多个电源域电路5向与非门电路4输入的信号中存在至少一个信号为逻辑低电平，之后，与非门电路4向目标电源域电路6输入的信号为逻辑高电平，从而使得信号的逻辑电平得以正确传输，进而保证了多个电源域电路5与目标电源域电路6之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。其中，参见图3C和图3D，与非门电路4包括n个PMOS管Q1和n个NMOS管Q2；n个PMOS管Q1中的第i个PMOS管Q1i的栅极g1i和n个NMOS管Q2中的第i个NMOS管Q2i的栅极g2i均与第i个信号输出端5ai连接，n个PMOS管Q1中的每个PMOS管Q1的漏极d1和n个NMOS管Q2中的第1个NMOS管Q21的漏极d21均与目标电源域电路6的信号输入端6a连接；参见图3C，第i个PMOS管Q1i的源极s1i与第i个信号输出端5ai所属的电源域电路的电源连接，n个NMOS管Q2串联连接，n个NMOS管Q2中的第n个NMOS管Q2n的源极s2n与目标电源域电路6的参考地连接；或者，参见图3D，n个PMOS管Q1中的每个PMOS管Q1的源极s1与目标电源域电路6的电源连接，n个NMOS管Q2串联连接，第n个NMOS管Q2n的源极s2n与目标信号输出端5at所属的电源域电路的参考地连接。需要说明的是，当第i个PMOS管Q1i的源极s1i与第i个信号输出端5ai所属的电源域电路的电源连接，n个NMOS管Q2串联连接，n个NMOS管Q2中的第n个NMOS管Q2n的源极s2n与目标电源域电路6的参考地连接时，如果第i个信号输出端5ai向与非门电路4的第i个输入端4ai传输的信号为逻辑高电平，则施加到第i个PMOS管Q1i的栅极g1i和第i个NMOS管Q2i的栅极g2i的电压为第i个信号输出端5ai所属的电源域电路的电源的电压，即第i个PMOS管Q1i的栅极g1i的电压与第i个PMOS管Q1i的源极s1i的电压相等，第i个PMOS管Q1i截止。而在目标电源域电路6的参考地的电压抬升不超过第i个信号输出端5ai所属的电源域电路的电源的电压的情况下，第i个NMOS管Q2i的栅极g2i的电压大于第i个NMOS管Q2i的源极s2i的电压，第i个NMOS管Q2i导通。因此，当n个信号输出端5a向与非门电路4的n个输入端4a传输的信号均为逻辑高电平时，只要目标电源域电路6的参考地的电压抬升不超过多个电源域电路5中每个电源域电路5的电源的电压，n个PMOS管Q1均会截止，而n个NMOS管Q2均会导通，从而使得n个PMOS管Q1中的每个PMOS管Q1的漏极d1与第1个NMOS管Q21的漏极s21之间的连接处的电压为第n个NMOS管Q2n的源极s2n所连接的目标电源域电路6的参考地的电压，即使得目标电源域电路6的信号输入端6a输入的信号的电压为目标电源域电路6的参考地的电压。另外，当n个PMOS管Q1中的每个PMOS管Q1的源极s1与目标电源域电路6的电源连接，n个NMOS管Q2串联连接，第n个NMOS管Q2n的源极s2n与目标信号输出端5at所属的电源域电路的参考地连接时，如果目标信号输出端5at向与非门电路4的目标输入端4at传输的信号为逻辑低电平，则施加到目标信号输出端5at所连接的n个PMOS管Q1中的目标PMOS管Q1t的栅极g1t和n个NMOS管Q2中的目标NMOS管Q2t的栅极g2t的电压为目标信号输出端5at所属的电源域电路的参考地的电压，此时目标NMOS管Q2t的栅极g2t的电压与目标NMOS管Q2t的源极s2t的电压相等，目标NMOS管Q2t截止。而在目标电源域电路6的电源的电压下降不低于目标信号输出端5at所属的电源域电路的参考地的电压的情况下，目标PMOS管Q1t的栅极g1t的电压小于目标PMOS管Q1t的源极s1t的电压，目标PMOS管Q1t导通。因此，当目标信号输出端5at向与非门电路4的目标输入端4at传输的信号为逻辑低电平时，只要目标电源域电路6的电源的电压下降不低于多个电源域电路5中每个电源域电路5的电源的电压，n个NMOS管Q2均会截止，而n个PMOS管Q1均会导通，从而使得n个PMOS管Q1中的每个PMOS管Q1的漏极d1与第1个NMOS管Q21的漏极s21之间的连接处的电压为目标PMOS管Q1t的源极s1t所连接的目标电源域电路6的电源的电压，即使得目标电源域电路6的信号输入端6a输入的信号的电压为目标电源域电路6的电源的电压。在本发明实施例中，与非门电路的n个输入端与多个电源域电路的n个信号输出端一一连接，与非门电路的输出端与目标电源域电路的信号输入端连接。在此情况下，如果与非门电路的n个电源端中的第i个电源端与该n个信号输出端中的第i个信号输出端所属的电源域电路的电源连接，且与非门电路的接地端与目标电源域电路的参考地连接，则当该n个信号输出端向与非门电路的n个输入端传输的信号均为逻辑高电平时，与非门电路的n个输入端中的第i个输入端的电压与与非门电路的第i个电源端的电压相等，因而即使目标电源域电路的参考地的电压因静电干扰而发生较大变化，但只要目标电源域电路的参考地的电压抬升不超过该多个电源域电路中每个电源域电路的电源的电压，与非门电路的n个电源端中每个电源端的电压就均会大于与非门电路的接地端的电压，且与非门电路的n个输入端中每个输入端的电压就均会大于与非门电路的翻转电压，则与非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的参考地的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。如果与非门电路的n个电源端均与目标电源域电路的电源连接，且与非门电路的接地端与该n个信号输出端中目标信号输出端所属的电源域电路的参考地连接，则当目标信号输出端向与非门电路的n个输入端中的目标输入端传输的信号为逻辑低电平时，与非门电路的目标输入端的电压与与非门电路的接地端的电压相等，因而即使目标电源域电路的电源的电压因静电干扰而发生较大变化，但只要目标电源域电路的电源的电压下降不低于该多个电源域电路中每个电源域电路的电源的电压，与非门电路的n个电源端中每个电源端的电压就均会大于与非门电路的接地端的电压，且与非门电路的目标输入端的电压就会小于与非门电路的翻转电压，则与非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的电源的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。接下来对本发明实施例提供的第三种接口电路进行详细地解释说明。图4A和图4B是本发明实施例提供的一种接口电路的结构示意图。参见图4A和图4B，该接口电路包括：或非门电路7；或非门电路7的m个输入端7a与多个电源域电路5的m个信号输出端5a一一连接，或非门电路7的输出端7b与目标电源域电路6的信号输入端6a连接，或非门电路7的m个输入端7a与或非门电路7的m个接地端7d一一对应，m为大于或等于2的整数；参见图4A，或非门电路7的电源端7c与m个信号输出端5a中的目标信号输出端5at所属的电源域电路的电源连接，或非门电路7的m个接地端7d均与目标电源域电路6的参考地连接，目标信号输出端5at与或非门电路7的m个输入端7a中的目标输入端7at连接；或者，参见图4B，或非门电路7的电源端7c与目标电源域电路6的电源连接，或非门电路7的m个接地端7d中的第k个接地端7dk与m个信号输出端5a中的第k个信号输出端5ak所属的电源域电路的参考地连接，k为大于或等于1且小于或等于m的整数；其中，正常来说，或非门电路7的电源端7c的电压大于或非门电路7的m个接地端7d中每个接地端7d的电压。此时，如果或非门电路7的目标输入端7at的电压大于或非门电路7的翻转电压，则或非门电路7的输出端7b的电压为或非门电路7的m个接地端7d中与目标输入端7at对应的目标接地端7dt的电压，如果或非门电路7的m个输入端7a中每个输入端的电压小于或非门电路7的翻转电压，则或非门电路7的输出端7b的电压为或非门电路7的电源端7c的电压。需要说明的是，或非门电路7用于实现信号的逻辑状态的转换，具体地，或非门电路7用于在输入的多个信号中的任一信号为逻辑高电平时，输出逻辑低电平的信号，且用于在输入的多个信号均为逻辑低电平时，输出逻辑高电平的信号。另外，或非门电路7的翻转电压小于或非门电路7的第一电压且大于或非门电路7的第二电压，或非门电路7的第一电压为或非门电路7的m个接地端7d的电压中最小的电压和或非门电路7的电源端7c的电压这两个电压之中较大的电压，或非门电路7的第二电压为或非门电路7的m个接地端7d的电压中最小的电压和或非门电路7的电源端7c的电压这两个电压之中较小的电压，例如，或非门电路7的翻转电压可以为或非门电路7的m个接地端7d的电压中最小的电压和或非门电路7的电源端7c的电压之和的一半。需要说明的是，多个电源域电路5和目标电源域电路6可以为不同的电源域电路，即，多个电源域电路5和目标电源域电路6采用的是互相独立的供电方案，或者说，多个电源域电路5的供电电路与目标电源域电路6的供电电路不同。多个电源域电路5中的每个电源域电路5可以有至少一个信号输出端，多个电源域电路5总共可以有m个信号输出端。另外，对于某个电源域电路，该电源域电路输出的逻辑高电平的信号的电压为该电源域电路的电源的电压，该电源域电路输出的逻辑低电平的信号的电压为该电源域电路的参考地的电压。例如，多个电源域电路5中的任一电源域电路输出的信号为逻辑高电平，则该信号的电压为该电源域电路的电源的电压。又例如，多个电源域电路5中的任一电源域电路输出的信号为逻辑低电平，则该信号的电压为该电源域电路的参考地的电压。值得说明的是，当或非门电路7的电源端7c与m个信号输出端5a中目标信号输出端5at所属的电源域电路的电源连接，且或非门电路7的m个接地端7d均与目标电源域电路6的参考地连接时，或非门电路7的电源端7c的电压为目标信号输出端5at所属的电源域电路的电源的电压，或非门电路7的m个接地端7d的电压均为目标电源域电路6的参考地的电压。在此情况下，当m个信号输出端5a中的目标信号输出端5at向或非门电路7的m个输入端7a中目标输入端7at传输的信号为逻辑高电平时，或非门电路7的目标输入端7at的电压为目标信号输出端5at所属的电源域电路的电源的电压，即或非门电路7的目标输入端7at的电压与或非门电路7的电源端7c的电压相等。因而即使目标电源域电路6的参考地的电压因静电干扰而发生较大变化，但只要目标电源域电路6的参考地的电压抬升不超过多个电源域电路5中每个电源域电路5的电源的电压，或非门电路7的电源端7c的电压就会大于或非门电路7的m个接地端7d中每个接地端7d的电压，且或非门电路7的目标输入端7at的电压就会大于或非门电路7的翻转电压，则或非门电路7的输出端7b的电压就会为或非门电路7的m个接地端7d中与目标输入端7at对应的目标接地端7dt的电压，即或非门电路7的输出端7b向目标电源域电路6的信号输入端6a传输的信号的电压就会为目标电源域电路6的参考地的电压。在或非门电路7的输出端7b向目标电源域电路6的信号输入端6a传输的信号的电压为目标电源域电路6的参考地的电压的情况下，目标电源域电路6的信号输入端6a输入的信号在目标电源域电路6中为逻辑低电平。此时，多个电源域电路5向或非门电路7输入的信号中存在至少一个信号为逻辑高电平，之后，或非门电路7向目标电源域电路6输入的信号为逻辑低电平，从而使得信号的逻辑电平得以正确传输，进而保证了多个电源域电路5与目标电源域电路6之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。另外，当或非门电路7的电源端7c与目标电源域电路6的电源连接，且或非门电路7的m个接地端7d中的第k个接地端7dk与m个信号输出端5a中的第k个信号输出端5ak所属的电源域电路的参考地连接时，或非门电路7的电源端7c的电压为目标电源域电路6的电源的电压，或非门电路7的m个接地端7d中的第k个接地端7dk的电压为m个信号输出端5a中的第k个信号输出端5ak所属的电源域电路的参考地的电压。在此情况下，当m个信号输出端5a向或非门电路7的m个输入端7a传输的信号均为逻辑低电平时，或非门电路7的m个输入端7a中的第k个输入端7ak的电压为第k个信号输出端5ak所属的电源域电路的参考地的电压，即或非门电路7的第k个输入端7ak的电压与或非门电路7的第k个接地端7dk的电压相等。因而即使目标电源域电路6的电源的电压因静电干扰而发生较大变化，但只要目标电源域电路6的电源的电压下降不低于多个电源域电路5中每个电源域电路5的参考地的电压，或非门电路7的电源端7c的电压就会大于或非门电路7的m个接地端7d中每个接地端7d的电压，且或非门电路7的m个输入端7a中每个输入端7a的电压就会小于或非门电路7的翻转电压，则或非门电路7的输出端7b的电压就会为或非门电路7的电源7c的电压，即或非门电路7的输出端7b向目标电源域电路6的信号输入端6a传输的信号的电压就会为目标电源域电路6的电源的电压。在或非门电路7的输出端7b向目标电源域电路6的信号输入端6a传输的信号的电压为目标电源域电路6的电源的电压的情况下，目标电源域电路6的信号输入端6a输入的信号在目标电源域电路6中为逻辑高电平。此时，多个电源域电路5向或非门电路7输入的信号均为逻辑低电平，之后，或非门电路7向目标电源域电路6输入的信号为逻辑高电平，从而使得信号的逻辑电平得以正确传输，进而保证了多个电源域电路5与目标电源域电路6之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力，提高了该芯片的工作性能。其中，参见图4C或图4D，或非门电路7包括m个PMOS管Q1和m个NMOS管Q2；m个PMOS管Q1中的第k个PMOS管Q1k的栅极g1k和m个NMOS管Q2中的第k个NMOS管Q2k的栅极g2k均与第k个信号输出端5ak连接，m个PMOS管Q1中的第m个PMOS管Q1m的漏极d1m和m个NMOS管Q2中的每个NMOS管Q2的漏极d2均与目标电源域电路6的信号输入端6a连接；参见图4C，m个PMOS管Q1中的第1个PMOS管Q11的源极s11与目标信号输出端5at所属的电源域电路的电源连接，m个PMOS管Q1串联连接，m个NMOS管Q2中的每个NMOS管Q2的源极s2与目标电源域电路6的参考地连接；或者，参见图4D，第1个PMOS管Q11的源极s11与目标电源域电路6的电源连接，m个PMOS管Q1串联连接，第k个NMOS管Q2k的源极s2k与第k个信号输出端5ak所属的电源域电路的参考地连接。需要说明的是，当m个PMOS管Q1中的第1个PMOS管Q11的源极s11与m个信号输出端5a中目标信号输出端5at所属的电源域电路的电源连接，m个PMOS管Q1串联连接，m个NMOS管Q2中的每个NMOS管Q2的源极s2与目标电源域电路6的参考地连接时，如果目标信号输出端5at向或非门电路7的目标输入端7at传输的信号为逻辑高电平，则施加到目标信号输出端5at所连接m个PMOS管Q1中的目标PMOS管Q1t的栅极g1t和m个NMOS管Q2中的目标NMOS管Q2t的栅极g2t的电压为目标信号输出端5at所属的电源域电路的电源的电压，此时目标PMOS管Q1t的栅极g1t的电压与目标PMOS管Q1t的源极s1t的电压相等，目标PMOS管Q1t截止。而在目标电源域电路6的参考地的电压抬升不超过目标信号输出端5at所属的电源域电路的电源的电压的情况下，目标NMOS管Q2t的栅极g2t电压大于目标NMOS管Q2t的源极s2t的电压，目标NMOS管Q2t导通。因此，当目标信号输出端5at向或非门电路7的目标输入端7at传输的信号为逻辑高电平时，只要目标电源域电路6的参考地的电压抬升不超过多个电源域电路5中每个电源域电路5的电源的电压，m个PMOS管Q1均会截止，而m个NMOS管Q2均会导通，从而使得第m个PMOS管Q1m的漏极d1m与m个NMOS管Q2中的每个NMOS管Q2的漏极d2之间的连接处的电压为目标NMOS管Q2t的源极s2t所连接的目标电源域电路6的参考地的电压，即使得目标电源域电路6的信号输入端6a输入的信号的电压为目标电源域电路6的参考地的电压。另外，当第1个PMOS管Q11的源极s11与目标电源域电路6的电源连接，m个PMOS管Q1串联连接，第k个NMOS管Q2k的源极s2k与第k个信号输出端5ak所属的电源域电路的参考地连接时，如果第k个信号输出端5ak向或非门电路7的第k个输入端7ak传输的信号为逻辑低电平，则施加到第k个PMOS管Q1k的栅极g1k和第k个NMOS管Q2k的栅极g2k的电压为第k个信号输出端5ak所属的电源域电路的参考地的电压，即第k个NMOS管Q2k的栅极g2k的电压与第k个NMOS管Q2k的源极s2k的电压相等，第k个NMOS管Q2k截止。而在目标电源域电路6的电源的电压下降不低于第k个信号输出端5ak所属的电源域电路的参考地的电压的情况下，第k个PMOS管Q1k的栅极g1k的电压小于第k个PMOS管Q1k的源极s1k的电压，第k个PMOS管Q1k导通。因此，当m个信号输出端5a向或非门电路7的m个输入端7a传输的信号均为逻辑低电平时，只要目标电源域电路6的电源的电压下降不低于多个电源域电路5中每个电源域电路5的参考地的电压，m个NMOS管Q2均会截止，而m个PMOS管Q1均会导通，从而使得第m个PMOS管Q1m的漏极d1m与m个NMOS管Q2中的每个NMOS管Q2的漏极d2之间的连接处的电压为第m个PMOS管Q1m的源极s1m所连接的目标电源域电路6的电源的电压，即使得目标电源域电路6的信号输入端6a输入的信号的电压为目标电源域电路6的电源的电压。在本发明实施例中，或非门电路的m个输入端与多个电源域电路的m个信号输出端一一连接，或非门电路的输出端与目标电源域电路的信号输入端连接。在此情况下，如果或非门电路的电源端与该m个信号输出端中目标信号输出端所属的电源域电路的电源连接，且或非门电路的m个接地端均与目标电源域电路的参考地连接，则当该m个信号输出端中的目标信号输出端向或非门电路的m个输入端中目标输入端传输的信号为逻辑高电平时，或非门电路的目标输入端的电压与或非门电路的电源端的电压相等，因而即使目标电源域电路的参考地的电压因静电干扰而发生较大变化，但只要目标电源域电路的参考地的电压抬升不超过该多个电源域电路中每个电源域电路的电源的电压，或非门电路的电源端的电压就会大于或非门电路的m个接地端中每个接地端的电压，且或非门电路的目标输入端的电压就会大于或非门电路的翻转电压，则或非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的参考地的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。如果或非门电路的电源端与目标电源域电路的电源连接，且或非门电路的m个接地端中的第k个接地端与该m个信号输出端中的第k个信号输出端所属的电源域电路的参考地连接，则当该m个信号输出端向或非门电路的m个输入端传输的信号均为逻辑低电平时，或非门电路的第k个输入端的电压与或非门电路的第k个接地端的电压相等，因而即使目标电源域电路的电源的电压因静电干扰而发生较大变化，但只要目标电源域电路的电源的电压下降不低于该多个电源域电路中每个电源域电路的参考地的电压，或非门电路的电源端的电压就会大于或非门电路的m个接地端中每个接地端的电压，且或非门电路的m个输入端中每个输入端的电压就会小于或非门电路的翻转电压，则或非门电路的输出端向目标电源域电路的信号输入端传输的信号的电压就会为目标电源域电路的电源的电压，从而使得目标电源域电路的信号输入端输入的信号在目标电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。以上所述为本申请提供的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

权利要求：1.一种接口电路，其特征在于，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。2.如权利要求1所述的接口电路，其特征在于，所述反相器包括正沟道金属氧化物半导体PMOS管和负沟道金属氧化物半导体NMOS管；所述PMOS管的栅极和所述NMOS管的栅极均与所述第一电源域电路的信号输出端连接，所述PMOS管的漏极和所述NMOS管的漏极均与所述第二电源域电路的信号输入端连接；所述PMOS管的源极与所述第一电源域电路的电源连接，所述NMOS管的源极与所述第二电源域电路的参考地连接；或者，所述PMOS管的源极与所述第二电源域电路的电源连接，所述NMOS管的源极与所述第一电源域电路的参考地连接。3.一种接口电路，其特征在于，所述接口电路包括：与非门电路；所述与非门电路的n个输入端与多个电源域电路的n个信号输出端一一连接，所述与非门电路的输出端与目标电源域电路的信号输入端连接，所述与非门电路的n个输入端与所述与非门电路的n个电源端一一对应，所述n为大于或等于2的整数；所述与非门电路的n个电源端中的第i个电源端与所述n个信号输出端中的第i个信号输出端所属的电源域电路的电源连接，所述与非门电路的接地端与所述目标电源域电路的参考地连接，所述i为大于或等于1且小于或等于n的整数；或者，所述与非门电路的n个电源端均与所述目标电源域电路的电源连接，所述与非门电路的接地端与所述n个信号输出端中的目标信号输出端所属的电源域电路的参考地连接，所述目标信号输出端与所述与非门电路的n个输入端中的目标输入端连接。4.如权利要求3所述的接口电路，其特征在于，所述与非门电路包括n个正沟道金属氧化物半导体PMOS管和n个负沟道金属氧化物半导体NMOS管；所述n个PMOS管中的第i个PMOS管的栅极和所述n个NMOS管中的第i个NMOS管的栅极均与所述第i个信号输出端连接，所述n个PMOS管中的每个PMOS管的漏极和所述n个NMOS管中的第1个NMOS管的漏极均与所述目标电源域电路的信号输入端连接；所述第i个PMOS管的源极与所述第i个信号输出端所属的电源域电路的电源连接，所述n个NMOS管串联连接，所述n个NMOS管中的第n个NMOS管的源极与所述目标电源域电路的参考地连接；或者，所述n个PMOS管中的每个PMOS管的源极与所述目标电源域电路的电源连接，所述n个NMOS管串联连接，所述第n个NMOS管的源极与所述目标信号输出端所属的电源域电路的参考地连接。5.一种接口电路，其特征在于，所述接口电路包括：或非门电路；所述或非门电路的m个输入端与多个电源域电路的m个信号输出端一一连接，所述或非门电路的输出端与目标电源域电路的信号输入端连接，所述或非门电路的m个输入端与所述或非门电路的m个接地端一一对应，所述m为大于或等于2的整数；所述或非门电路的电源端与所述m个信号输出端中的目标信号输出端所属的电源域电路的电源连接，所述或非门电路的m个接地端均与所述目标电源域电路的参考地连接，所述目标信号输出端与所述或非门电路的m个输入端中的目标输入端连接；或者，所述或非门电路的电源端与所述目标电源域电路的电源连接，所述或非门电路的m个接地端中的第k个接地端与所述m个信号输出端中的第k个信号输出端所属的电源域电路的参考地连接，所述k为大于或等于1且小于或等于m的整数。6.如权利要求5所述的接口电路，其特征在于，所述或非门电路包括m个正沟道金属氧化物半导体PMOS管和m个负沟道金属氧化物半导体NMOS管；所述m个PMOS管中的第k个PMOS管的栅极和所述m个NMOS管中的第k个NMOS管的栅极均与所述第k个信号输出端连接，所述m个PMOS管中的第m个PMOS管的漏极和所述m个NMOS管中的每个NMOS管的漏极均与所述目标电源域电路的信号输入端连接；所述m个PMOS管中的第1个PMOS管的源极与所述目标信号输出端所属的电源域电路的电源连接，所述m个PMOS管串联连接，所述m个NMOS管中的每个NMOS管的源极与所述目标电源域电路的参考地连接；或者，所述第1个PMOS管的源极与所述目标电源域电路的电源连接，所述m个PMOS管串联连接，所述第k个NMOS管的源极与所述第k个信号输出端所属的电源域电路的参考地连接。

百度查询： 华为技术有限公司 接口电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD