申请/专利权人：深圳市声天下科技有限公司

申请日：2020-09-01

公开（公告）日：2021-03-30

公开（公告）号：CN112035168B

主分类号：G06F9/30(20060101)

分类号：G06F9/30(20060101);G06F1/24(20060101);G06F9/445(20180101)

优先权：["20200819 CN 2020108392919"]

专利状态码：有效-授权

法律状态：2021.03.30#授权;2020.12.22#实质审查的生效;2020.12.04#公开

摘要：本发明提供了一种具有移位寄存器的HDA控制器控制HDACODEC芯片的方法、系统及存储介质，该方法在HDA控制器内写入程序，通过HDA控制器控制HDACODEC芯片。本发明的有益效果是：通过在HDA控制器运行本发明的方法，从而实现对HDACODEC芯片的控制，进而使HDACODEC芯片能够在嵌入式设备内工作，解决了本领域技术人员一直渴望解决而没有解决的技术难题。

主权项：1.一种具有移位寄存器的HDA控制器控制HDACODEC芯片的方法，其特征在于，包括如下步骤：步骤1，上电初始化：复位HDA控制器内部的移位寄存器和时钟单元，复位内存，时钟单元为HDA控制器的时钟单元；步骤2，管脚初始化：分配1个通用输出管脚，用于连接HDACODEC芯片RST#管脚，RST#管脚为全局复位管脚；分配4个端口，分别用于连接HDALINK的4个信号管脚，所述HDALINK的4个信号管脚分别为BCLK、SYNC、SDI、SDO，并且为4个端口分别配置了1个移位寄存器；BCLK：全局位同步时钟，SYNC：全局帧同步时钟，SDI：串行数据输入脚，SDO：串行数据输出脚；步骤3，HDACODEC芯片复位：设置RST#管脚为低电平，令HDACODEC芯片进入复位状态；步骤4，产生移位寄存器模块工作时钟：分配一个PLL电路给移位寄存器使用，令PLL输出频率为n倍全局位同步时钟频率，n为偶数，n的最小取值为2；步骤5，移位时钟源配置：初始化一个时钟源，命名为CLOCKA，重复频率设置为2倍全局位同步时钟频率；再初始化另一个时钟源，命名为CLOCKB，重复频率设置为全局位同步时钟频率，并设置CLOCKA启动时，同时触发启动CLOCKB；步骤6，移位寄存器配置：给管脚BCLK、SYNC、SDI、SDO分别分配一个移位寄存器，设置BCLK、SYNC、SDO的移位寄存器由CLOCKA驱动，设置SDI的移位寄存器由CLOCKB驱动；或者，BCLK由CLOCKB直接输出，不经过移位寄存器；执行完步骤6后，继续执行步骤S1；步骤S1，启动传输：打开CLOCKA，开始传输；步骤S2，完成HDACODEC芯片复位：设置RST#引脚为高电平，完成HDACODEC芯片内部复位，恢复到出厂默认值，至此，开始对HDACODEC芯片进行数据操作；步骤S3，运行及判断：用于等待HDALINK是否传输完成，若是，那么执行步骤S4，否则，返回执行步骤S3；步骤S4，数据读出：当数据传输完成后，从SDI移位寄存器缓冲区取出新数据，同时将需要发送的数据写入BCLK、SYNC、SDO移位寄存器缓冲区；步骤S5，数据处理：根据应用需要，将SDI取回数据做处理；步骤S6，数据写回：将处理完后数据写回BCLK、SYNC、SDO移位寄存器缓冲区，然后返回执行步骤S3。

全文数据：

权利要求：

百度查询： 深圳市声天下科技有限公司 具有移位寄存器的HDA控制器控制HDA CODEC芯片的方法、系统及存储介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD