申请/专利权人:长鑫存储技术有限公司
申请日:2019-09-24
公开(公告)日:2021-04-09
公开(公告)号:CN112634955A
主分类号:G11C11/403(20060101)
分类号:G11C11/403(20060101);G11C11/4063(20060101)
优先权:
专利状态码:在审-实质审查的生效
法律状态:2021.04.27#实质审查的生效;2021.04.09#公开
摘要:一种DRAM存储器,包括:衬底;位于所述衬底上呈行列排布的若干存储库,每一个存储库在列方向上被分为三个存储块,所述每一个存储块中均具有呈行列排布的若干存储单元。通过将每一个存储库列方向上分为三个存储块,一方面,在每一个存储库容量一定的情况下,在列方向上将每一个存储库分为三个存储块,每一个存储块在行方向上的长度会变短,使得控制线路和数据传输线路到每一个存储块中的存储阵列中相应的存储单元的距离会变短,因而可以不需要很大的驱动,并且使得数据传输线路产生的寄生电阻和寄生电容减小,使得数据传输速率和数据传输准确性提升,降低功耗。
主权项:1.一种DRAM存储器,其特征在于,包括:衬底;位于所述衬底上呈行列排布的若干存储库,每一个存储库在列方向上被分为三个存储块,所述每一个存储块中均具有呈行列排布的若干存储单元。
全文数据:
权利要求:
百度查询: 长鑫存储技术有限公司 DRAM存储器
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。