申请/专利权人：华为技术有限公司

申请日：2016-12-09

公开（公告）日：2021-04-09

公开（公告）号：CN110050411B

主分类号：H03M1/02(20060101)

分类号：H03M1/02(20060101);H03M1/06(20060101);H03M3/00(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.09#授权;2019.08.16#实质审查的生效;2019.07.23#公开

摘要：本发明涉及一种用于将数字输入信号x[n]，110转换为模拟输出信号y的数模转换器，即DAC100。所述DAC100包括：编码器102，用于基于所述数字输入信号110生成一对三元信号c1[n]，c2[n]，103，104；以及一对单比特DAC105、106，耦合到所述编码器102，并用于将所述一对三元信号103、104转换为一对模拟输出状态y1[n]，y2[n]，107，108，其中，所述一对三元信号103、104中的每个三元信号103、104包括高态、零态和低态，所述高态、零态和低态在所述单比特DAC105、106处产生与所述各自三元信号103、104耦合的相应输出状态107、108。

主权项：1.一种数模转换器，即DAC100，用于将数字输入信号x[n]110转换为模拟输出信号y，其特征在于，所述DAC100包括：编码器102，用于基于所述数字输入信号110生成一对三元信号c1[n]和c2[n]103，104；一对单比特DAC105、106，耦合到所述编码器102，并用于将所述一对三元信号c1[n]和c2[n]103、104转换为一对模拟输出状态y1[n]和y2[n]107，108，其中，所述一对三元信号c1[n]和c2[n]103、104中的每个三元信号103、104包括高态、零态和低态，所述每个三元信号103、104的高态、零态和低态在所述单比特DAC105、106处产生与所述每个三元信号103、104耦合的相应输出状态107、108；用于将所述一对单比特DAC105、106中的两个单比特DAC105、106设置为零，以产生零输出。

全文数据：具有转换三元信号对的转换单元的数模转换器技术领域本发明涉及一种数模转换器digital-to-analogconverter，简称DAC，特别是射频DAC，其具有转换三元信号对的多个转换单元。本发明还涉及数字发射机，特别是包括这种DAC的全数字RF发射机。本发明特别涉及一种在数字发射机中执行动态元件匹配DynamicElementMatching，简称DEM以提高功效的方法。背景技术具有图1或图2所述设计的多比特射频数模转换器RadioFrequencyDigitaltoAnalogConverter，简称RF-DAC在数字发射机中使用多个转换单元105、106将数字信号110转换为模拟RF信号120。这些转换单元105、106中的失配由于所有制造过程固有的缺陷而产生，导致在输出中引入非线性失配误差。动态元件匹配DynamicElementMatching，简称DEM是一种用于减弱多比特RF-DAC固有的该非线性影响的技术。DEM的基本思想是对RF-DAC中的转换单元的顺序逐样本加扰，以便将静态失配引起的非线性转换为伪随机噪声。可选地，该噪声的功率密度也可以是谱形的，该过程称为失配误差整形。使用普通DEM编码器时，相当明显的问题在于所述RF-DAC级中即使所述输出为零也产生过高功耗。这里的零是通过增加转换单元的高输出和低输出来产生的。因此，即使产生零也产生过高功耗。在现有技术中，所述DEM已被用于所谓的全差分RF-DAC中，所述RF-DAC由仅具有2个输出状态：高或+1和低或-1的单比特转换单元组成。简单的三电平RF-DAC100以及DEM编码器102如图1所示。控制所述指示信号的等式为：从图1和上述等式可知，为了产生零输出y[n]＝0，必须使用1-b个DAC105、106，其中一个DAC设置为高输出，另一个DAC设置为低输出，并且它们的简单和提供零。本技术的最大缺点在于：使用高值和低值来产生零输出。这会导致即使产生零也产生过高功耗。图1的示例是一个非常简化的情况，这里是为了解释基本概念而使用的。图1的简单结构将导致DEM编码器102的复杂度以及1-b个DAC105、106的数量随着所述RF-DAC分辨率的增加呈指数增长。解决该问题的方法是使用分段DEMRF-DAC，例如，如K.L.Chan等人于2008年12月在IEEETCAS-I发表的“用于高分辨率数模转换的分段动态元件匹配”所述以及如图2所示。分段的DEMRF-DAC具有1-b个DAC，所述1-b个DAC被分组，每组分配一元二元权重。它们还具有DEM编码器的修改结构。然而，14比特高分辨率DAC的全分段DEM对DAC的DEM编码输入具有严格的范围限制，因为所述输入在给定SNR信噪比下会导致更高的功耗。因此，所述DEMRF-DAC的一元和二元加权部分之间必须保持权衡或平衡。在本发明中，术语“转换单元”和“1比特DAC”始终用作同义词。因此，转换单元就是一种将数字信号转换为模拟形式的电路，具有两个全差分或三个伪差分可能的输出值。所述DEM编码器是一种数字电路，将所述全局数字输入信号编码为每个转换单元的单个数字信号。因此，整个系统只有一个DEM编码器，位于所述转换单元的外部。参考图1和图2，图1描述了具有DEM编码器和两个转换单元的DAC。图2描述了具有DEM编码器和28个转换单元的DAC。图2也示出了所述DEM编码器的内部结构。因此，图1只是图2的简化版本，用于解释所述基本概念。发明内容本发明的目的在于提供用于低复杂度数模转换器digital-to-analogconverter，简称DAC特别是DEMRF-DAC的设计技术，在降低功耗的情况下提供高线性度。该目的通过独立权利要求的特征来实现的。据从属权利要求、说明书以及附图，进一步的实现方式是显而易见的。本发明的基本思想是通过修改所述DEM编码器使其允许单个转换单元设置为零解决上述过高功耗问题。在本发明中，直接解决了产生零的过高功耗的问题。方案是使用能够产生零的1-b个DAC，称为伪差分RF-DAC。再次参考图1，非常清楚的是，如果1-b个DAC105、106具有三个输出状态：高或+1、零和低或-1，则所述结果将具有相当大的功效。这里将直接产生零，而不需要产生高输出和低输出所需的过高功率。为了实现这种改变，本发明提出了调整所述DEM编码器使其能够与伪差分RF-DAC一起工作，其中1-b个DAC单元可以产生零。为详细描述本发明，将使用以下术语、缩写和符号：RF：射频DAC：数模转换器DEM：动态元件匹配MSB：最高有效位LSB：最低有效位LTE：长期演进规范E-UTRA：演进型UMTS陆地无线接入，LTE空中接口PAPR：峰均功率比WCDMA宽带码分多址根据第一方面，本发明涉及一种用于将数字输入信号转换为模拟输出信号的数模转换器DAC，所述DAC包括：编码器，用于基于所述数字输入信号生成一对三元信号；以及一对单比特DAC，耦合到所述编码器，并用于将所述一对三元信号转换为一对模拟输出状态，其中，所述一对三元信号中的每个三元信号包括高态、零态和低态，所述高态、零态和低态在所述单比特DAC处产生与所述各自三元信号耦合的相应输出状态。这种DAC可以实现为低复杂度DAC，例如DEMRF-DAC，在降低功耗的情况下提供高线性度。通过修改所述DEM编码器使其允许所述各个转换单元设置为零，即使用上述包括高、零和低三种状态的三元信号，从而解决过高功耗问题。由此可以通过施加所述零状产生输出信号。在根据第一方面的所述DAC的第一种可能实现方式中，所述DAC包括加法器，所述加法器用于将所述一对模拟输出状态的所述模拟输出状态相加，以生成对所述模拟输出信号有贡献的模拟输出。所述加法器可用于将来自不同转换单元的贡献相加，从而允许实现多个动态元件匹配，以提高分辨率和线性度。在根据第一方面的第一种实现方式的所述DAC的第二种可能实现方式中，所述加法器用于当所述一对三元信号中的两个三元信号均为零状态时，产生零的模拟输出。允许单个转换单元设置为零，降低了所述DAC的功耗。非常清楚的是，如果所述1-b个DAC具有三个输出状态：高或+1、零和低或-1，则所述结果将具有相当大的功效。这里将直接产生零，而不需要产生高输出和低输出所需的过高功率。在根据第一方面本身或第一方面的前述实现方式中的任一种实现方式的所述DAC的第三种可能实现方式中，所述DAC用于将所述一对单比特DAC中的两个单比特DAC设置为零，以产生零输出。通过将两个单比特DAC都设置为零来产生零输出，比通过将一个单比特DAC设置为正功率状态高和另一个设置为负功率状态低来产生零输出更有功效。在根据第一方面本身或第一方面的前述实现方式中的任一种实现方式的所述DAC的第四种可能实现方式中，所述DAC用于产生具有5个输出电平的一对模拟输出状态。其优点是：产生所述输出信号的灵活性更高。在根据第一方面本身或第一方面的前述实现方式中的任一种实现方式的所述DAC的第五种可能实现方式中，所述DAC用于根据以下等式为一对三元信号c1[n]，c2[n]生成一对模拟输出状态y1[n]，y2[n]：c1[n]＝0→y1[n]＝0，c2[n]＝0→y2[n]＝0，其中，Δ表示模拟输出步长。其优点是：当可以使用5个输出状态时，用于产生所述输出信号的分辨率更高。在根据第一方面本身或第一方面的前述实现方式中的任一种实现方式的所述DAC的第六种可能实现方式中，所述编码器包括多个编码器单元，所述多个编码器单元级联形成分段树结构动态元件匹配dynamicelementmatching，简称DEM编码器。这种DEM编码器结构降低所述复杂度，因为它避免了DAC分辨率呈指数增加。在根据第一方面的第六种实现方式的所述DAC的第七种可能实现方式中，所述多个编码器单元中的每个编码器单元形成所述分段树结构DEM编码器的非分段交换块和分段交换块中的一个。其优点是：使用非分段交换块和分段交换块的DAC能够有效地对所述失配误差进行整形，从而提高准确性。在根据第一方面的第七种实现方式的所述DAC的第八种可能实现方式中，所述非分段交换块和所述分段交换块中的至少一部分用于基于交换序列将其输入信号交换成两个分量。通过基于合适的交换序列将所述输入信号交换成两个分量，可以将所述转换单元的输出设计成具有与所述数字输入信号相似的特性。由此实现高精度数模转换。在根据第一方面的第八种实现方式的所述DAC的第九种可能实现方式中，分段交换块的第一分量对应于所述交换序列，所述分段交换块的第二分量对应于所述输入信号和所述反向交换序列的加权组合。其优点是：可以实现递归方案来对所述失配误差进行整形，从而提高所述精度。在根据第一方面的第八种或第九种实现方式的所述DAC的第十种可能实现方式中，非分段交换块的第一分量对应于所述输入信号和所述交换序列的加权组合，所述非分段交换块的第二分量对应于所述输入信号和所述反向交换序列的加权组合。其优点是：这些非分段和分段交换块产生所述编码的数字样本使所述转换单元可以设置为如上所述的三个状态高、零和低。在根据第一方面的第八种至第十种实现方式中的任一种实现方式的所述DAC的第十一种可能实现方式中，所述非分段交换块和所述分段交换块中的每一个包括用于生成所述交换序列的交换序列生成器。其优点是：所述交换序列生成器能够根据特定约束条件灵活地生成不同的交换序列。在根据第一方面的第十一种实现方式的所述DAC的第十二种可能实现方式中，所述交换序列生成器用于生成所述交换序列作为伪随机序列以对所述DAC的失配误差进行整形。其优点是：作为伪随机序列生成的交换序列能够有效地对所述DAC的失配误差进行整形，从而降低噪声和干扰，提高准确度。在根据第一方面的第七种至第十二种中的任一实现方式的所述DAC的第十三种可能实现方式中，每个非分段交换块用于处理所述以下交换序列等式：每个分段交换块用于处理所述以下交换序列等式：其中，sk,r[n]表示非分段块的交换序列，xk,r[n]表示非分段块的输入序列，sk,1[n]表示分段块的交换序列，xk,1[n]表示分段块的输入序列。这些修正的等式产生所述编码的数字样本使所述RF-DAC内的转换单元可以设置为三种状态高、零和低。此外，仅这些1-b个DAC开启设置为直接对所述输出生成有贡献的高或+1或低或-1。所有其它1-b个DAC都关闭设置为零，因此该伪差分DEMRF-DAC不会消耗过多功率。根据第二方面，本发明涉及一种数字发射机，包括：Delta-Sigma调制器，用于基于Delta调制对无线信号进行调制，以提供数字输入信号；以及根据第一方面本身或第一方面的前述实现方式中的任一种实现方式的DAC电路，用于将所述数字输入信号转换为模拟输出信号。这种数字发射机采用DAC，所述DAC可以实现为低复杂度DAC，例如DEMRF-DAC，在降低功耗的情况下提供高线性度。对所述DAC的DEM编码器进行修改，使其允许将所述单个转换单元设置为零，即通过使用上述三元信号，所述三元信号包括高、零和低三种状态。由此可以通过施加所述零状态，即使用接近零的功率，产生输出信号。附图说明本发明的更多实施例将结合以下附图进行描述，其中：图1示出了根据一种实现方式的数模转换器digital-to-analogconverter，简称DAC100的基本结构的方框图；图2示出了根据一种实现方式的具有级联结构的数模转换器digital-to-analogconverter，简称DAC200的方框图；图3a和图3b示出了用于全差分DEMRF-DAC的分段300a和非分段300b交换块的方框图；图4a和图4b示出了根据本发明的DAC100和200的示例性分段400a和非分段400b交换块的方框图；图5示出了根据一种实现方式的数字发射机500的数字部件的方框图；图6示出了根据本发明的具有LTE信号的20MHz带宽的DAC的输出频谱；图7示出了根据本发明的具有LTE信号的15MHz带宽的DAC的输出频谱。具体实施方式以下结合附图进行详细描述，所述附图是描述的一部分，并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是，在不脱离本发明范围的情况下，可以利用其它方面，并可以做出结构上或逻辑上的改变。因此，以下详细的描述并不当作限定，本发明的范围由所附权利要求书界定。应理解，与所描述的方法有关的注解还适用于执行该方法的对应设备或系统，反之亦然。例如，如果描述了特定方法步骤，则对应设备可以包括用于执行所描述的方法步骤的单元，即使此类单元没有在图中明确描述或图示。此外，应理解，本文所描述的各种示例性方面的特性可以相互组合，除非另外明确说明。图1示出了根据一种实现方式的数模转换器digital-to-analogconverter，简称DAC100的基本结构的方框图。DAC100可以将数字输入信号x[n]，110转换为模拟输出信号y。DAC100包括编码器102和一对单比特DAC105、106。编码器102用于基于数字输入信号110生成一对三元信号c1[n]，c2[n]，103，104。一对单比特DAC105、106耦合到编码器102，用于将一对三元信号103、104转换为一对模拟输出状态y1[n]，y2[n]，107，108。一对三元信号103、104中的每个三元信号103、104包括高态、零态和低态，所述高态、零态和低态在单比特DAC105、106处产生与各自三元信号103、104耦合的相应输出状态107、108。DAC100还可以包括加法器109，用于将一对模拟输出状态107、108的模拟输出状态107、108相加，以生成对所述模拟输出信号有贡献的模拟输出y[n]，120。当一对三元信号103和104中的两个三元信号103和104均为零状态时，加法器109可产生零的模拟输出120。DAC100可用于将所述一对单比特DAC105、106中的两个单比特DAC105、106设置为零，以产生零输出。DAC100可用于产生具有5个输出电平的一对模拟输出状态107、108，例如，下面结合图4所述。DAC100可用于根据下面结合图4所述的等式为一对三元信号103、104生成一对模拟输出状态107、108：c1[n]＝0→y1[n]＝0，c2[n]＝0→y2[n]＝0，其中，Δ表示模拟输出步长。编码器102可以包括多个编码器单元，所述多个编码器单元可以级联形成分段树结构动态元件匹配dynamicelementmatching，简称DEM编码器210，如下面结合图2所示。所述多个编码单元中的每个编码单元102、213、214、215、216、217、218、219可形成所述分段树结构DEM编码器210的非分段交换块400b或分段交换块400a，如下面结合图4a和图4b进一步所述。非分段交换块400b和分段交换块400a的至少一部分可用于基于交换序列313、403将其输入信号311、301交换成两个分量318、319、306、307，如下面结合图3和图4进一步所述。分段交换块400a的第一分量306可以对应于交换序列403，分段交换块400a的第二分量307可以对应于输入信号301和反向交换序列403的加权305组合304，如下面结合图3和图4所示。非分段交换块400b的第一分量318可以对应输入信号311和交换序列313的加权316组合314，非分段交换块400b的第二分量319可以对应输入信号311和反向交换序列313的加权317组合315，如下面结合图3和图4所示。非分段交换块400b和分段交换块400a中的每一个可以包括交换序列生成器，用于生成交换序列313、403，如下面结合图3和图4所示。所述交换序列生成器可用于生成交换序列313、403作为伪随机序列以对DAC100、200的失配误差进行整形，如下结合图3和图4所述。每个非分段交换块400b可用于处理所述以下交换序列313等式：每个分段交换块400a可以用于处理所述以下交换序列403等式：其中，sk,r[n]表示非分段块400b的交换序列313，xk,r[n]表示非分段块400b的输入序列311，sk,1[n]表示分段块400a的交换序列403，xk,1[n]表示分段块400a的输入序列301，如下面结合图3和图4所示。图2示出了根据一种实现方式的具有级联结构的数模转换器digital-to-analogconverter，简称DAC200的方框图。图2示出了10比特DEMRF-DAC实现200，提供在分段和非分段部分之间进行权衡。4个MSB为一元加权，6个LSB为二元加权。DEM编码器210包括6个分段块215、214、213，从S5,1到S10,1；以及21个非分段块216、217、218、219，表示为Sk,r，其中k＝1，……，4以及r＝1，……14。这种结构的DEM编码器210也称为树形编码器。图2中的树形编码器包括分段215、214、213和非分段216、217、218、219交换块的级联。非分段交换块216、217、218、219的功能另见图3b根据以下等式将其输入信号分成两个分量：其中，sk,r[n]为所述块内生成的交换序列，其满足：同样，分段交换块的输出见图3a由以下等式给出：xk-1，1[n]＝1+sk，1[n]，其中，所述交换序列sk,1[n]受以下约束：所述树型结构编码器的基本工作原理如下。设所述编码器输入是从所述调制器输出到属于所述编码器的最大线性范围的非负整数集合的线性映射。通过递归地应用所述非分段交换块和所述分段交换块的上述等式，可以表明，如果所有交换序列的频谱密度在所述RX频带中显示出与树结构编码器210的输入信号x[n]201相似的陷波，则1比特输出bi[n]具有相同的性质。图3a和图3b示出了具有上面结合图2所示结构的全差分DEMRF-DAC的分段300a和非分段300b交换块的方框图。在分段交换块300a中，基于交换序列303将输入信号301交换或分成成两个分量306和307。交换序列303对应于第一分量306。通过使用反相加法器304从输入信号301中减去交换序列303，并通过使用放大器305加权0.5以产生第二分量307。在非分段交换块300b中，基于交换序列313将输入信号311交换或分成成两个分量318和319。通过使用加法器314将交换序列313加到输入信号311中，并通过使用第一放大器316加权因子0.5以产生第一分量318。通过使用反相加法器315从输入信号311中减去交换序列313，并通过使用第二放大器317加权因子0.5以产生第二分量319。在现有技术中，例如如E.Roverato等人于2014年11月在IEEETCAS-I发表的“在全数字发射机中通过对量化和失配误差进行可配置的频谱整形实现RX频段降噪”所述，所述树形DEM编码器分为二元和一元加权部分，仅用于全差分DEMRF-DAC中。在本发明中，提出调整所述树DEM编码器结构使其也可以用于所述伪差分RF-DAC。这种树形DEM编码器的调整需要改变所述交换块的内部结构。图3a和图3b示出了用于全差分DEMRF-DAC的分段300a和非分段300b交换块的内部结构。所述交换序列sk,r[n]是对所述失配误差进行整形的伪随机序列。这种交换序列可以用几种可能的方式产生，但是它必须服从一组约束。对于伪差分DEMRF-DAC和全差分DEMRF-DAC，描述这些约束的等式是不同的。全差分DEMRF-DAC的交换序列等式为：1用于所述分段交换块：2用于所述非分段交换块：下面结合图4a和图4b描述根据本发明的用于伪差分DEMRF-DAC的分段和非分段交换块300a和300b的内部结构。图4a和图4b示出了根据本发明的DAC100和200的示例性分段400a和非分段400b交换块的方框图。本发明提供的伪差分DEMRF-DAC的交换序列等式为：1用于所述分段交换块：2用于所述非分段交换块：本发明提供的用于伪差分DEMRF-DAC的分段和非分段交换块400a、400b的内部结构如图4a和图4b所示。这些修正的等式产生所述编码的数字样本使所述RF-DAC内的转换单元可以设置为三种状态高、零和低。此外，仅这些1-b个DAC开启设置为直接对所述输出生成有贡献的高或+1或低或-1。所有其它1-b个DAC都关闭设置为零，因此该伪差分DEMRF-DAC不会消耗过多功率。再次参考图1，所述伪差分DEMRF-DAC实现现在将得到控制所述指示信号的以下等式：现在非常清楚的是，如果使用伪差分DEMRF-DAC实现，则有5个输出电平，而不是以前可用的3个输出电平。这两个额外的输出电平是+Δ2和-Δ2，可以分别由设置为高或+1和低或-1的1-b个DAC中的任意一个产生，而其它1-b个DAC设置为零。也很明显，要产生零，所述1-b个DAC都必须设置为零，而不是使用任何过高功率。图5示出了根据一种实现方式的数字发射机500的数字部件的方框图。数字发射机500包括Delta-Sigma调制器502，Delta-Sigma调制器502用于基于Delta调制对无线信号501进行调制以提供数字输入信号503，例如，如图5所示的10比特信号。数字发射机500还包括DAC504、507，例如上文结合图1和图2描述的DAC100、200，以将数字输入信号503转换为模拟输出信号508。该DAC可以包括DEM编码器504，用于如上文结合图1和图2所述对数字输入信号503进行编码以生成MSB最高有效位例如，根据图2中描述的MSB段222以及LSB最小有效位例如，根据图2中描述的LSB段221。该DAC还可以包括RF-DAC507，用于对MSB505和LSB506进行数模转换以生成模拟输出信号RFout508。图6示出了根据本发明的具有LTE信号的20MHz带宽的DAC的输出频谱。图7示出了根据本发明的具有LTE信号的15MHz带宽的DAC的输出频谱。为了验证所提出的伪差分DEMRF-DAC性能，进行了系统级仿真。所述基本仿真设置如图6所示。所述系统是用于4G应用的全数字射频发射机，其中DEM用于衰减因多比特RF-DAC中的转换单元之间的模拟失配引起的非线性。在所述仿真中，带宽20MHz图6和15MHz图7的LTE信号分别转换为E-UTRA频段1和3。所述伪差分RF-DAC输出处的信号频谱如图6所示。图6的RX频段噪声值为：理想RF-DAC的RX频段噪声图601＝-182.3277dBcHz；实际RF-DAC的RX频段噪声无DEM图602＝-151.8763dBcHz；实际RF-DAC的RX频段噪声，有DEM图603＝-157.7007dBcHz。类似地，图7的RX频段噪声值为：理想RF-DAC的RX频段噪声图701＝-184.7596dBcHz；实际RF-DAC的RX频段噪声无DEM图702＝-148.8152dBcHz；实际RF-DAC的RX频段噪声，有DEM图703＝-163.2539dBcHz。将这些结果与E.Roverato等人于2014年11月在IEEETCAS-I发表的“在全数字发射机中通过对量化和失配误差进行可配置的频谱整形实现RX频段降噪”所述的结果进行比较，很显然，所呈现的伪差分DEMRF-DAC提供了上述优点，即在降低功耗的情况下提供高线性度的低复杂度DEMRF-DAC。在实践中，低功耗可以通过以下事实来解释：全差分DEMRF-DAC总是消耗峰值功率因为必须保持许多单元导通，以便能够调节信号的峰值幅度，而伪差分只消耗实际需要的功率所述rms值。因此，根据本发明的DAC尤其有利于具有高PAPR峰均功率比的信号，如现代通信系统中的LTE或WCDMA信号。对于满幅输入信号，所节省的功耗应与PAPR完全相等。例如，在图6和图7的仿真中，所述满幅LTE信号的PAPR为8.5dB，这意味着所述伪差分情况下所消耗的功率比所述全差分情况下所消耗的功率小8.5dB或等效地，节省86％。对于幅度小于满度的输入信号，所述功耗节省更多。更通用的实现方式可以应用于上述描述的伪差分DEMRF-DAC：同样的技术也可以应用到基带DAC中。整个RF-DAC不需要DEM。由于所述LSB不匹配对RF-DAC总误差的贡献很小，部分LSB可以禁用DEM。RF-DAC并不总是以满幅信号馈送，但有时输入信号会被缩小以允许退避操作。所述DEM编码器的一部分可能在退避期间被禁用，以节省电量。除了伪差分和全差分，其它操作模式也是可能的，其中所有三个转换单元状态-1、0、+1都是同时允许的。这允许对DEM进行更多的随机化从而使其更有效，同时代表伪差分模式和全差分模式的功耗之间的折衷。本发明还支持用于数模转换器DAC100将数字输入信号x[n]，110转换为模拟输出信号的方法。所述方法包括：编码器102基于数字输入信号110生成一对三元信号c1[n]，c2[n]，103，104。所述方法还包括：耦合到编码器102的一对单比特DAC105、106将一对三元信号103、104转换为一对模拟输出状态y1[n]，y2[n]，107，108，其中，一对三元信号103、104中的每个三元信号103、104包括高态、零态和低态，所述高态、零态和低态在所述单比特DAC105、106处产生与各自三元信号103、104耦合的相应输出状态107、108。所述方法允许执行如上所述的DAC100、200的更多功能。本发明还支持包含计算机可执行代码或计算机可执行指令的计算机程序产品，这些计算机可执行代码或计算机可执行指令在执行时使得至少一台计算机执行本文所述的执行及计算步骤，特别是上述方法的步骤。这种计算机程序产品可包括存储程序代码的可读非临时存储介质，以供计算机使用。所述程序代码可以执行上述方法。尽管本发明的特定特征或方面可能已经仅结合几种实现方式中的一种进行公开，但此类特征或方面可以和其它实现方式中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要或有利。而且，在一定程度上，术语“包括”、“有”、“具有”或这些词的其它变形在详细的说明书或权利要求书中使用，这类术语和所述术语“包含”是类似的，都是表示包括的含义。同样，术语“示例性地”，“例如”仅表示为示例，而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触。尽管本文中已说明和描述特定方面，但本领域普通技术人员应了解，多种替代和或等效实现方式可在不脱离本发明的范围的情况下替代所示和描述的特定方面。本申请旨在覆盖本文论述的特定方面的任何修改或变更。尽管以上权利要求书中的元件是利用对应的标签按照特定顺序列举的，但是除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序，否则这些元件不必限于以所述特定顺序来实施。通过以上启示，对于本领域技术人员来说，许多替代、修改和变化是显而易见的。当然，本领域技术人员容易认识到除本文所述的应用之外，还存在本发明的众多其它应用。虽然已参考一个或多个特定实施例描述了本发明，但本领域技术人员将认识到在不偏离本发明的范围的前提下，仍可对本发明作出许多改变。因此，应理解，只要是在所附权利要求书及其等效物的范围内，可以用不同于本文具体描述的方式来实施本发明。

权利要求：1.一种数模转换器，即DAC100，用于将数字输入信号x[n]，110转换为模拟输出信号y，其特征在于，所述DAC100包括：编码器102，用于基于所述数字输入信号110生成一对三元信号c1[n]，c2[n]，103，104；一对单比特DAC105、106，耦合到所述编码器102，并用于将所述一对三元信号103、104转换为一对模拟输出状态y1[n]，y2[n]，107，108，其中，所述一对三元信号103、104中的每个三元信号103、104包括高态、零态和低态，所述高态、零态和低态在所述单比特DAC105、106处产生与所述各自三元信号103、104耦合的相应输出状态107、108。2.根据权利要求1所述的DAC100，其特征在于，包括：加法器109，用于将所述一对模拟输出状态107、108的所述模拟输出状态107、108相加，以生成对所述模拟输出信号y，202有贡献的模拟输出y[n]，120。3.根据权利要求2所述的DAC100，其特征在于：其中，所述加法器109用于当所述一对三元信号103、104中的两个三元信号103和104均为零状态时，产生零的模拟输出120。4.根据上述权利要求中任一项所述的DAC100，其特征在于：用于将所述一对单比特DAC105、106中的两个单比特DAC105、106设置为零，以产生零输出。5.根据上述权利要求中任一项所述的DAC100，其特征在于：用于产生具有5个输出电平的一对模拟输出状态107、108。6.根据上述权利要求中任一项所述的DAC100，其特征在于：用于根据以下等式为一对三元信号103、104生成一对模拟输出状态107、108：c1[n]＝0→y1[n]＝0，c2[n]＝0→y2[n]＝0，其中，Δ表示模拟输出步长。7.根据上述权利要求中任一项所述的DAC100、200，其特征在于：其中，所述编码器包括多个编码器单元102、213、214、215、216、217、218、219，所述多个编码器单元级联形成分段树结构动态元件匹配dynamicelementmatching，简称DEM编码器210。8.根据权利要求7所述的DAC100、200，其特征在于：其中，所述多个编码器单元中的每个编码器单元102、213、214、215、216、217、218、219形成所述分段树结构DEM编码器210的非分段交换块400b和分段交换块400a中的一个。9.根据权利要求8所述的DAC100、200，其特征在于：其中，所述非分段交换块400b和所述分段交换块400a的至少一部分用于基于交换序列313、403将其输入信号311、301交换成两个分量318、319、306、307。10.根据权利要求9所述的DAC100、200，其特征在于：其中，分段交换块400a的第一分量306对应于所述交换序列403，所述分段交换块400a的第二分量307对应于所述输入信号301和所述反向交换序列403的加权305组合304。11.根据权利要求9或10所述的DAC100、200，其特征在于：非分段交换块400b的第一分量318对应于所述输入信号311和所述交换序列313的加权316组合314，所述非分段交换块400b的第二分量319对应于所述输入信号311和所述反向交换序列313的加权317组合315。12.根据权利要求9至11中任一项所述的DAC100，200，其特征在于：其中，所述非分段交换块400b和所述分段交换块400a中的每一个包括用于生成所述交换序列313、403的交换序列生成器。13.根据权利要求12所述的DAC100、200，其特征在于：所述交换序列生成器用于生成所述交换序列313，403作为伪随机序列以对所述DAC100，200的失配误差进行整形。14.根据权利要求8至13中任一项所述的DAC100，200，其特征在于：其中，每个非分段交换块400b用于处理所述以下交换序列313等式：以及其中，每个分段交换块400a用于处理所述以下交换序列403等式：其中，sk,r[n]表示非分段块400b的交换序列313，xk,r[n]表示非分段块400b的输入序列311，sk,1[n]表示分段块400a的交换序列403，xk,1[n]表示分段块400a的输入序列301。15.一种数字发射机500，其特征在于，包括：Delta-Sigma调制器502，用于基于Delta调制对无线信号501进行调制，以提供数字输入信号503；根据上述权利要求中任一项所述的DAC504、507，用于将所述数字输入信号503转换为模拟输出信号508。

百度查询： 华为技术有限公司 具有转换三元信号对的转换单元的数模转换器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD