申请/专利权人：亚德诺半导体国际无限责任公司

申请日：2020-10-12

公开（公告）日：2021-04-13

公开（公告）号：CN112653462A

主分类号：H03M1/10(20060101)

分类号：H03M1/10(20060101)

优先权：["20191210 US 16/709,899","20191012 CN PCT/CN2019/110785"]

专利状态码：在审-实质审查的生效

法律状态：2021.04.30#实质审查的生效;2021.04.13#公开

摘要：本公开涉及用于RFDAC的背景静态误差测量和时序偏斜误差测量。数模转换通过使用数字输入的数据位控制单元元素或单元来生成与数字输入对应的模拟输出。单位元素或单元分别对模拟输出做出贡献。由于工艺、电压和温度的变化，单位元素或单元可能不匹配。不匹配会降低模拟输出的质量。为了提取不匹配，可以使用透明的抖动。可以通过观察模拟输出并将观察到的输出与抖动进行交叉关联来提取失配。提取后，可以相应地调整单位元素或单元以减少不匹配。

主权项：1.一种用于提取具有解码器和由所述解码器的输出驱动的多个DAC单元的数模转换器DAC的误差的方法，该方法包括：通过所述解码器接收其上添加第一抖动信号的数字输入；通过具有相反极性的第一抖动信号来驱动第一DAC单元；通过数字化由具有驱动所述第一DAC单元的相反极性的第一抖动信号产生的DAC的第一模拟输出来产生第一数字输出；使所述第一数字输出和所述第一抖动信号交叉关联；和基于所述第一数字输出和所述第一抖动信号的交叉关联，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。

全文数据：

权利要求：

百度查询： 亚德诺半导体国际无限责任公司 用于RF DAC的背景静态误差测量和时序偏斜误差测量

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD