申请/专利权人：电子科技大学

申请日：2020-12-04

公开（公告）日：2021-04-13

公开（公告）号：CN112653456A

主分类号：H03L7/099(20060101)

分类号：H03L7/099(20060101);H03L7/08(20060101)

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2023.07.18#发明专利申请公布后的驳回;2021.04.30#实质审查的生效;2021.04.13#公开

摘要：本发明属于通信技术领域，具体提供一种低功耗自混频压控振荡器，用以克服现有自混频压控振荡器存在的版图布局困难、进而导致压控振荡器性能下降的问题。本发明采用新型电流复用自混频压控振荡器结构，由低频VCO和选频混频单元构成，选频混频单元直接复用低频VCO的偶次电流，再取其基波进行混频，最后通过选频网络选出所需的3f0的频率分量；相较于现有电流复用自混频压控振荡器结构，本发明的选频混频单元中采用PMOS晶体管作为混频管，匹配重新设计电路结构，使得本发明具有现有电流复用自混频压控振荡器的所有优点的同时，大大降低器件的版图布局难度，且对称的版图布局、以及PMOS晶体管的采用均能有效提升电路性能。

主权项：1.一种低功耗自混频压控振荡器，由低频VCO和选频混频单元构成；其特征在于，所述低频VCO由NMOS晶体管M1、NMOS晶体管M2、变容管Cvar和差分电感L1构成；其中，变容管Cvar和差分电感L1构成第一并联谐振网络、其谐振频率为基波频率f0，差分电感L1的中心抽头连接电源，变容管Cvar对称摆放、中心施加调谐电压；NMOS晶体管M1和M2构成交叉耦合对，第一并联谐振网络的两端分别连接于NMOS晶体管M1、M2的漏极；所述选频混频单元由PMOS晶体管M3、PMOS晶体管M4、电容C1、电容C2、电容C3、差分电感L2、偏置电阻R1、偏置电阻R2构成；其中，所述电容C3与差分电感L2构成第二并联谐振网络、其谐振频率为3f0，差分电感L2中心抽头接地，第二并联谐振网络的两端分别连接于PMOS晶体管M3与M4的漏极；PMOS晶体管M3、M4的源极相连、并与NMOS晶体管M1、M2的源极相连；电容C1一端连接PMOS晶体管M3的栅极、另一端连接NMOS晶体管M1的漏极，电容C2一端连接PMOS晶体管M4的栅极、另一端连接连接于NMOS晶体管M2的漏极；PMOS晶体管M3、M4的栅极分别通过偏置电阻R1、R2施加偏置电压。

全文数据：

权利要求：

百度查询： 电子科技大学 一种低功耗自混频压控振荡器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD