申请/专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司

申请日：2017-08-29

公开（公告）日：2021-04-13

公开（公告）号：CN109427686B

主分类号：H01L21/8242(20060101)

分类号：H01L21/8242(20060101);H01L27/108(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.13#授权;2019.08.06#实质审查的生效;2019.03.05#公开

摘要：本发明公开一种隔离结构及其形成方法。半导体元件中隔离结构的形成方法，其步骤包含形成具有多个芯轴以及一周边部分围绕着该些芯轴的第一掩模层、在第一掩模层的侧壁上形成间隔壁、在该些间隔壁之间的空间中填入第二掩模层、移除该些间隔壁以形成开口图案、以第一掩模层与第二掩模层为蚀刻掩模进行一蚀刻工艺，以在基底中形成沟槽、以及在沟槽中填入绝缘材料以形成隔离结构。

主权项：1.一种在半导体元件中形成隔离结构的方法，包含：提供一基底；在该基底上形成一第一掩模层，其中该第一掩模层包含多个彼此间隔并往第一方向延伸的芯轴以及围绕着该些芯轴的至少一周边部分；在该第一掩模层的侧壁上形成间隔壁，其中该些间隔壁包含多个回圈形状的内间隔壁图案以及围绕着该些内间隔壁图案的一外间隔壁图案；在该些间隔壁之间的该基底上填入第二掩模层；移除该些间隔壁以在该第一掩模层与该第二掩模层之间形成开口图案；以该第一掩模层与该第二掩模层为蚀刻掩模来蚀刻该基底以在该基底中形成沟槽；以及在该些沟槽中填入绝缘材料以在该基底中形成隔离结构，其中该基底包含多条往第二方向延伸的位线以及介于该些位线之间的牺牲性氧化层，且该隔离结构介于该些位线之间。

全文数据：隔离结构及其形成方法技术领域本发明涉及一种隔离结构及其形成方法，特别是涉及一种用来在存储器单元中形成接触插塞的隔离结构及暨其形成方法。背景技术具有存取晶体管以及存储电容的动态随机存取存储器dynamicrandom-access-memoryDRAM单元已是现今电子系统中重要的存储元件，特别是用在电脑系统以及通讯系统中。为了降低每存储位的单位成本costperbit，动态随机存取存储器的密度急速的增长。为此，现今业界需要先进的光刻制作工艺来缩小存储单元的最小特征尺寸。动态随机存取存储器会含有多个存储器单元以及一周边区域来容纳电路与互连结构。每个存储器单元可包含一个金属-氧化物半导体元件以及一个或两个电容。每个金属-氧化物半导体元件以及电容通过字符线的开关来与位线电连接并决定出每个存储单元的位置。导电性的插塞结构会形成在位线与字符线之间来使存储节点与主动区域中的源漏极电连接。在动态随机存取存储器的制作中会有一个步骤是进行氧化硅蚀刻来打开位线与字符线之间的开口并界定出接触孔，以供后续制作工艺中接触插塞的行程。不可避免地，此湿蚀刻步骤中所使用的蚀刻液会溢流到周边区域并使该区域上的层间介电层受到蚀刻，造成周边区域上非预期性的层间介电层损伤与穿透问题，进而损害到该区域脆弱的元件。故此，目前业界需要有效的方法来避免这类蚀刻液溢流到周边区域的问题，同时又不会实质上改变现有动态随机存取存储器制作工艺设计。发明内容为了解决前述周边区域层间介电层的损伤问题，本发明提出了一种新颖的隔离结构形成方法，其可用于接触插塞的制作中。此设计特点在于存储单元区域的周围会设置一外间隔壁来作为堤防结构，可避免存储单元区域中的蚀刻液溢流到周边区域。本发明的其一面向即在于提出一种在半导体元件中形成隔离结构的方法，其步骤包含提供一基底、在基底上形成第一掩模层，其包含多个彼此间隔并往第一方向延伸的芯轴以及围绕着该些芯轴的一周边部分、在第一掩模层的侧壁上形成多个回圈形状的内间隔壁图案以及围绕着该些内间隔壁图案的外间隔壁图案、在该些间隔壁之间的基底上填入第二掩模层、移除该些间隔壁以在第一掩模层与第二掩模层之间形成开口图案、以第一掩模层与第二掩模层为蚀刻掩模来蚀刻基底，以在基底中形成沟槽、以及在该些沟槽中填入绝缘材料以在基底中形成隔离结构。本发明的另一面向即在于提出一种以上述方法形成的隔离结构，其结构包含一基底、多个第一隔离图案，其在基底上呈现回圈形状往第一方向延伸且彼此间隔、以及一第二隔离图案，其在基底上呈现回圈形状且围绕着该些第一隔离图案。本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。附图说明本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：图1～图5为根据本发明实施例一顶面示意图，其描绘出在半导体元件中形成隔离结构的制作工艺步骤；图6为以图5中截线A-A’所做的截面示意图；图7与图8为根据本发明另一实施例一顶面示意图，其描绘出本发明隔离结构的变体；以及图9与图10为根据本发明又一实施例一顶面示意图，其描绘出本发明隔离结构的变体。需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。主要元件符号说明100基底102第一掩模层102a芯轴102b周边部位104间隔壁104a内间隔壁图案104b外间隔壁图案106第二掩模层108开口图案110沟槽112隔离结构112a第一隔离图案112b第二隔离图案114牺牲性氧化层115接触孔116接触插塞118接触垫D1第一方向D2第二方向BL位线WL字符线具体实施方式在下文的本发明细节描述中，元件符号会标示在随附的图示中成为其中的一部份，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。在说明优选实施例之前，通篇说明书中会使用特定的词汇来进行描述。例如文中所使用的「蚀刻」一词一般是用来描述图形化一材料的制作工艺，如此制作工艺完成后至少会有部分的该材料余留下来。需了解蚀刻硅材料的制作工艺都会牵涉到在硅材料上图形化一光致抗蚀剂层的步骤，并在之后移除未被光致抗蚀剂层保护的硅区域。如此，被光致抗蚀剂层保护的硅区域会在蚀刻工艺完成后保留下来。然而在其他例子中，蚀刻动作也可能指的是不使用光致抗蚀剂层的制作工艺，但其在蚀刻工艺完成后仍然会余留下来至少部分的目标材料层。上述说明的用意在于区别「蚀刻」与「移除」两词。当蚀刻某材料时，制作工艺完成后至少会有部分的该材料于留下来。相较之下，当移除某材料时，基本上所有的该材料在该制作工艺中都会被移除。然而在某些实施例中，「移除」一词也可能会有含括蚀刻意涵的广义解释。文中所说明的「基底」、「半导体基底」或「晶片」等词通常大多为硅基底或是硅晶片。然而，「基底」、或「晶片」等词也可能指的是任何半导体材质，诸如锗、砷化锗、磷化铟等种类的材料。在其他实施例中，「基底」、或「晶片」等词也可能指的是非导体类的玻璃或是蓝宝石基板等材料。图1至图5为根据本发明实施例一顶面示意图，其描绘出本发明在一半导体元件中形成隔离结构的制作工艺范例。首先，请参照图1，本发明的方法步骤包含提供一半导体基底100，如一硅晶片。在动态随机存取存储器dynamicerandomaccessmemory,DRAM架构中，基底100大致上可分为设置存储器元件的单元区域或阵列区域，以及用来设置电路与互连结构的周边区域。由于本发明主题主要是针对在存储单元区域进行的制作工艺，故文中将省略存储器周边区域的布局以及相关细节说明。此外，基底100中会具有事先在现有制作工艺中形成的位线与字符线等。尽管如此，为了图示简明以及避免模糊了本发明必要技术特征之故，如非需要图中将不会示出字符线、位线、以及其他晶体管部件等。首先在基底100上形成一第一掩模层102。第一掩模层102含有多个芯轴mandrel102a，其彼此间隔并往一第一方向D1延伸，以及一周边部位102b围绕着该些芯轴102a。在此实施例中，芯轴102a大体分布在存储单元区域上，而周边部位102b则较佳覆盖住基底的整个周边区域。在此实施例中，芯轴102a并不会与周边部位102b接触。芯轴102a延伸的第一方向D1较佳与基底100上的位线尚未示出的延伸方向垂直。以如此设置，只有存储单元区域中的芯轴102a与周边部位102b之间的基底100会裸露出来。第一掩模层102可为多层介电结构multilayerdielectriclayer,MDL，如由有机介电层organicdielectriclayer,ODL、含硅底部抗反射涂层silicon-containingbottomanti-reflectioncoating以及光致抗蚀剂所构成的三层结构，但不限于此。此步骤形成的第一掩模层102可用来界定出后续制作工艺中所要形成的间隔壁的位置。在第一掩模层102形成后，请参照图2，在第一掩模层102的侧壁上形成多个间隔壁104。间隔壁104可包含多个内间隔壁图案104a形成在芯轴102a的侧壁上以及一外间隔壁图案104b形成在周边部位102b的侧壁上。内间隔壁图案104a呈现回圈形状并如同芯轴102a般往第一方向D1延伸，而外间隔壁图案104b也呈现回圈形状围绕着该些内间隔壁图案104a。间隔壁104可以经由先在第一掩模层102以及基底100上沉积一共型的间隔层，再对该间隔层进行一回蚀刻工艺直到第一掩模层102的顶面以及基底100露出的方式来形成，如此仅会剩下掩模侧壁上的间隔壁。在此实施例中，芯轴102a与周边部位102b两者被设置的够相近，使得外间隔壁图案104b会与每一内间隔壁图案104a的两端合并，形成被外间隔壁所围住的栅栏图案。内奸隔壁图案104a与外间隔壁图案104b之间界定出了多个空间裸露出下方的基底100。在形成间隔壁104后，请参照图3，在间隔壁之间的空间中填满第二掩模层106。第二掩模层106与第一掩模层102可具有相同的材料，例如由有机介电层ODL、含硅底部抗反射涂层SHB以及光致抗蚀剂所构成的三层结构。第二掩模层106可以经由先在第一掩模层102、间隔壁104以及基底100上覆盖一掩模材料，再对该掩模材料进行一回蚀刻工艺直到第一掩模层102以及间隔壁104露出来的方式来形成。第二掩模层106形成后，第一掩模层102、第二掩模层106以及间隔壁104会完全覆盖住基底100。请参照图4。之后进行一蚀刻工艺移除间隔壁104。在此制作工艺中间隔壁104会被完全移除而在第一掩模层102与第二掩模层106之间形成开口图案108。现有制作工艺中所形成的间隔壁104界定出了第一掩模层102与第二掩模层106之间开口图案108的形状和位置。移除间隔壁104并形成开口图案108后，以第一掩模层102以及第二掩模层106为蚀刻掩模对基底进行另一蚀刻工艺。此蚀刻工艺会将开口图案108转移到下方的基底100而在其中形成沟槽110。在本发明实施例中，第一掩模层102与第二掩模层106下方的基底可含有位线以及介于该些位线之间的牺牲性氧化层sacrificialoxide,SAC。前述制作工艺中形成的沟槽110可形成在该牺牲性氧化层中。请参照图5。在沟槽110填满一绝缘材料，以在基底100上的牺牲性氧化层114中形成隔离结构112。此隔离结构112会包含多个回圈形状的第一隔离图案112a，其彼此间隔并在基底100中往第一方向D1延伸，以及一回圈形状第二隔离图案112b，其围绕着第一隔离图案112a。第二隔离图案112b会与每一第一隔离图案112a的两端合并。本发明的隔离结构112在此步骤完成。之后，第一掩模层102与第二掩模层106会被移除而裸露出下方基底上的位线BL以及牺牲性氧化层114。在本发明实施例中，第一隔离图案112a最好与基底100中的位线BL垂直交错，如此第一隔离图案112a会形成在位线BL与位线BL之间并与其共同界定出多个接触孔图案。第二隔离图案112b则最好形成在存储单元区域与周边区域之间的边界上，使其作为堤防结构来避免后续制作工艺中蚀刻液溢流。隔离结构112的材质可与形成在位线BL上的硬掩模层的材质相同，如氮化硅或碳氮化硅，但不限于此。再者，此制作工艺中形成的隔离结构112最好与基底中所形成的字符线如图6所示的WL对齐，如此由隔离结构112与位线BL所界定出的接触孔会与形成在基底中的接触垫对准。形成隔离结构112后，进行一缓冲氧化物蚀刻工艺来移除位线BL与隔离结构112之间的牺牲性氧化层114。移除牺牲性氧化层114的动作会在基底中形成多个接触孔115并裸露出其下方的接触垫。请参照图6。图6是以图5中截线A-A’所做的截面示意图。在接触孔115形成后，接触孔115中会填入导体材料，如钨，而形成接触插塞116与下方的接触垫118电连接。接触插塞116与接触垫118共同作为DRAM中存储节点storagenode的接触结构。接着请参照图7与图8。图7与图8为根据本发明另一实施例一顶面示意图，其描绘出本发明隔离结构的变体。有别于前述实施例，在此实施例中，如图7所示，芯轴102a与周边部位102b两者设置的不够相近，使得后续形成的外间隔壁图案104b不会与每一个内间隔壁图案104a的两端合并。内间隔壁图案104a会维持回圈的形状往第一方向D1延伸，而外间隔壁图案104b也维持回圈的形状围绕着该些内间隔壁图案104a。如图8所示，此实施例变体中所形成的隔离结构仍可以与位线BL界定出良好接触孔图案并可有效避免蚀刻液溢流。最后请参照图9与图10。图9与图10为根据本发明又一实施例一顶面示意图，其描绘出本发明隔离结构的变体。有别于前述两实施例，在此实施例中，如图9所示，每个芯轴102a会被个别的周边部位102b所围绕，两者并未接触。第二掩模层106则形成于每对芯轴102a与周边部位102b之间。如此，后续所界定出的每个内间隔壁图案104a也会被个别的外间隔壁图案104b所围绕，其态样不似前述两实施例般多个内间隔壁图案104a被单一外间隔壁图案104b所围绕。之后如图10所示，此实施例变体中所形成的个别独立的第一隔离图案112a与第二隔离图案112b仍可以与位线BL界定出良好接触孔图案并可有效避免蚀刻液溢流。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

权利要求：1.一种在半导体元件中形成隔离结构的方法，包含：提供一基底；在该基底上形成一第一掩模层，其中该第一掩模层包含多个彼此间隔并往第一方向延伸的芯轴以及围绕着该些芯轴的至少一周边部分；在该第一掩模层的侧壁上形成间隔壁，其中该些间隔壁包含多个回圈形状的内间隔壁图案以及围绕着该些内间隔壁图案的一外间隔壁图案；在该些间隔壁之间的该基底上填入第二掩模层；移除该些间隔壁以在该第一掩模层与该第二掩模层之间形成开口图案；以该第一掩模层与该第二掩模层为蚀刻掩模来蚀刻该基底以在该基底中形成沟槽；以及在该些沟槽中填入绝缘材料以在该基底中形成隔离结构。2.如权利要求1所述的在半导体元件中形成隔离结构的方法，其中在该些间隔壁之间的该基底上填入第二掩模层的步骤还包含：在该基底以及该第一掩模层上覆盖该第二掩模层；以及对该第二掩模层进行一回蚀刻工艺直到该第一掩模层裸露出来。3.如权利要求1所述的在半导体元件中形成隔离结构的方法，其中该外间隔壁图案与每一该内间隔壁图案的两端合并。4.如权利要求1所述的在半导体元件中形成隔离结构的方法，其中该基底包含多条往第二方向延伸的位线以及介于该些位线之间的牺牲性氧化层，且该隔离结构介于该些位线之间。5.如权利要求4所述的在半导体元件中形成隔离结构的方法，还包含：移除该第一掩模层以及该第二掩模层以裸露出该基底中的该多条位线以及该牺牲性氧化层；以及进行一蚀刻工艺移除该牺牲性氧化层，以形成介于该些隔离结构以及该些位线之间的多个接触孔。6.如权利要求5所述的在半导体元件中形成隔离结构的方法，还包含在该些接触孔中填入导电性材料以形成接触插塞。7.如权利要求1所述的在半导体元件中形成隔离结构的方法，其中每个该芯轴被个别的该周边部分所围绕。8.一种半导体元件中的隔离结构，包含：基底；多个第一隔离图案，该些第一隔离图案在该基底上呈现回圈形状往第一方向延伸且彼此间隔；以及至少一第二隔离图案，该第二隔离图案在该基底上呈现回圈形状且围绕着该些第一隔离图案。9.如权利要求8所述的半导体元件中的隔离结构，其中该些第一隔离图案以及该第二隔离图案的材料包含氮化硅或碳氮化硅。10.如权利要求8所述的半导体元件中的隔离结构，其中该些第一隔离图案介于多条往第二方向延伸的位线之间，且多个接触插塞介于该第一隔离图案以及该些位线之间。11.如权利要求8所述的半导体元件中的隔离结构，其中该第二隔离图案与每一该第一隔离图案的两端合并。12.如权利要求8所述的半导体元件中的隔离结构，其中每个该第一隔离图案被个别的该第二隔离图案所围绕。

百度查询： 联华电子股份有限公司;福建省晋华集成电路有限公司 隔离结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD