申请/专利权人：爱思开海力士有限公司

申请日：2017-08-30

公开（公告）日：2021-04-13

公开（公告）号：CN107799135B

主分类号：G11C7/10(20060101)

分类号：G11C7/10(20060101)

优先权：["20160831 KR 10-2016-0111757"]

专利状态码：有效-授权

法律状态：2021.04.13#授权;2018.04.06#实质审查的生效;2018.03.13#公开

摘要：一种半导体系统可以包括：外部通道，包括CA命令地址通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及其中的每个半导体芯片包括耦合信息焊盘。第一值可以输入给第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片的耦合信息焊盘，而第二值可以输入给耦合到第二数据通道的另一个半导体芯片的耦合信息焊盘。第一半导体芯片和第二半导体芯片中的每个半导体芯片使用施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值来选择性地储存设置信息。

主权项：1.一种半导体系统，包括：外部通道，包括命令地址CA通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及包括被输入彼此不同的值的相应的耦合信息焊盘，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片基于施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值而选择性地储存设置信息，其中，第一半导体芯片包括：多个第一CA焊盘，耦合到CA通道；以及多个第一CA缓冲器，每个第一CA缓冲器被配置成使用第一CA参考电压来缓冲输入给所述多个第一CA焊盘中的对应的一个第一CA焊盘的信号，以及其中，第二半导体芯片包括：多个第二CA焊盘，耦合到CA通道；以及多个第二CA缓冲器，每个第二CA缓冲器被配置成使用第二CA参考电压来缓冲输入给所述多个第二CA焊盘中的对应的一个第二CA焊盘的信号。

全文数据：半导体系统[0001]相关申请的交叉引用[0002]本申请要求2016年8月31日提交的申请号为10-2016-0111757的韩国专利申请的优先权，其公开内容通过引用整体合并于此。技术领域[0003]示例性实施例涉及一种半导体系统。背景技术[0004]半导体系统或半导体封装体通常可以包括两个或更多个半导体芯片。包括在单个半导体系统中的两个或更多个半导体芯片可以共享命令及地址CA信息和芯片选择CS信号，但是这两个或更多个半导体芯片之间的特性可以彼此不同。[0005]图1是图示半导体系统100的示图。[0006]参见图1，半导体系统100可以包括第一半导体芯片110和第二半导体芯片120。[0007]第一半导体芯片110和第二半导体芯片120可以分别包括CA焊盘组CAGl和CAG2、下数据焊盘组DDGl和DDG2以及上数据焊盘组DUGl和DUG2。每个焊盘组可以耦合到外部，且包括为信号输入和输出的路径的多个焊盘。[0008]第一半导体芯片110和第二半导体芯片120通过经由对应的CA焊盘组CAGl和CAG2而输入的CA信息CA和芯片选择信号CS来控制。CA信息CA和芯片选择信号CS可以包括多个命令信号和多个地址信号。由于第一半导体芯片110和第二半导体芯片120共享施加给其的CA信息CA和芯片选择信号CS，因此第一半导体芯片110和第二半导体芯片120可以被控制成执行相同的操作。[0009]此外，在半导体系统100中，第一半导体芯片110和第二半导体芯片120的数据焊盘组DDG1、DDG2、DUG1和DUG2可以不全部都使用。可以仅使用数据焊盘组DDG1、DDG2、DUG1和DUG2中的一些。例如，可以仅使用第一半导体芯片110的下数据焊盘组DDG1，以及可以仅使用第二半导体芯片120的上数据焊盘组DDG2。在这种情况下，可以仅将使用的数据焊盘组与外部耦合。[0010]为了优化半导体系统100的操作，可以执行半导体芯片的设置操作条件的训练操作。训练操作可以为例如设置如下的CA参考电压的操作:在各种CA信息模式被输入时在该CA参考电压处CA信息的数据窗口被最大化。在这一点上，为了将半导体芯片设置成使用经由训练操作而检测到的优化CA参考电压，需要将设置信息储存在半导体芯片中。[0011]这种设置信息经由每个半导体芯片的CA焊盘组CAGl和CAG2来输入。由于半导体芯片的各种特性彼此不同，因此要储存在各个半导体芯片中的设置信息的值可以彼此不同。然而，如上所述，由于包括在半导体系统100中的第一半导体芯片110和第二半导体芯片120共享CA信息CA和芯片选择信号CS，因此需要一种将相应的CA信息CA和相应的芯片选择信号CS储存在第一半导体芯片110和第二半导体芯片120中的方法。发明内容[0012]各种实施例针对一种半导体系统，该半导体系统被配置成使得不同的设置信息可以储存在共享命令及地址CA信息和芯片选择信号CS的两个或更多个半导体芯片中。[0013]此外，各种实施例针对一种半导体系统，该半导体系统根据与每个半导体芯片耦合的外部数据通道和每个半导体芯片中使用的数据焊盘组二者来适当地设置操作模式。[0014]在一个实施例中，一种半导体系统可以包括:外部通道，包括命令地址CA通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及包括被输入彼此不同的值的相应的耦合信息焊盘。第一半导体芯片和第二半导体芯片中的每个半导体芯片可以基于施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值而选择性地储存设置信息。[0015]第一半导体芯片和第二半导体芯片中的一个半导体芯片可以基于CA信息和输入给对应的耦合信息焊盘的值而禁止其片上终端功能，而另一个半导体芯片可以基于CA信息和输入给对应的耦合信息焊盘的值而使能其片上终端功能。[0016]第一值可以被输入给第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片的耦合信息焊盘，而第二值可以被输入给耦合到第二数据通道的另一个半导体芯片的耦合信息焊盘。[0017]当第一储存模式被设置时，第一半导体芯片和第二半导体芯片中的经由对应的耦合信息焊盘来接收第一值的一个半导体芯片可以被使能，而接收第二值的另一个半导体芯片可以被禁止。当第二储存模式被设置时，第一半导体芯片和第二半导体芯片中的经由对应的耦合信息焊盘来接收第二值的一个半导体芯片可以被使能，而接收第一值的另一个半导体芯片可以被禁止。经由CA通道施加给第一半导体芯片和第二半导体芯片的设置信息可以被储存在仅第一半导体芯片和第二半导体芯片中被使能的一个半导体芯片中。[0018]第一半导体芯片可以包括:多个第一CA焊盘，親合到CA通道；以及多个第一CA缓冲器，每个第一CA缓冲器被配置成使用第一CA参考电压来缓冲输入给所述多个第一CA焊盘中的对应的一个第一CA焊盘的信号，而第二半导体芯片可以包括:多个第二CA焊盘，耦合到CA通道；以及多个第二CA缓冲器，每个第二CA缓冲器被配置成使用第二CA参考电压来缓冲输入给所述多个第二CA焊盘中的对应的一个第二CA焊盘的信号。[0019]第一CA训练操作可以为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及在第一CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片可以重复地执行这样的操作:经由CA通道来接收设置信息，设置第一CA参考电压和第二CA参考电压中的对应的一个CA参考电压的电平，以及进入测试模式，以及接收和储存CA信息，将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。[0020]第一半导体芯片和第二半导体芯片可以基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及可以分别储存与第一CA参考电压的最优电平相对应的第一设置信息和与第二CA参考电压的最优电平相对应的第二设置信息。[0021]第二CA训练操作可以为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及在第二CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片在进入测试模式之后可以重复地执行这样的操作:经由第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道来接收设置信息，以及设置第一CA参考电压和第二CA参考电压中的对应的一个CA参考电压的电平，以及接收和储存CA信息，以及将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及然后退出测试模式。[0022]第一半导体芯片和第二半导体芯片可以基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及可以分别储存与第一CA参考电压的最优电平相对应的第一设置信息和与第二CA参考电压的最优电平相对应的第二设置信息。[0023]第一半导体芯片可以包括：多个第一下数据焊盘和多个第一上数据焊盘；以及多个第一数据缓冲器，每个第一数据缓冲器被配置成使用第一数据参考电压来缓冲输入给所述多个第一下数据焊盘和所述多个第一上数据焊盘中的对应的一个数据焊盘的信号，且第二半导体芯片可以包括：多个第二下数据焊盘和多个第二上数据焊盘；以及多个第二数据缓冲器，每个第二数据缓冲器被配置成使用第二数据参考电压来缓冲输入给所述多个第二下数据焊盘和所述多个第二上数据焊盘中的对应的一个数据焊盘的信号，以及其中，所述多个第一下数据焊盘可以耦合到第一数据通道，而所述多个第二上数据焊盘可以耦合到第二数据通道，或者所述多个第一下数据焊盘可以耦合到第二数据通道，而所述多个第二上数据焊盘可以耦合到第一数据通道。[0024]写入训练操作可以是用于检测第一数据参考电压和第二数据参考电压的最优电平的操作，在第一数据参考电压和第二数据参考电压的最优电平处，要经由第一数据通道和第二数据通道输入给第一半导体芯片和第二半导体芯片的数据的有效窗口被最大化，以及在写入训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片可以重复地执行这样的操作:经由CA通道来接收设置信息以及设置第一数据参考电压和第二数据参考电压中的对应的一个数据参考电压的电平，以及接收和储存数据，将储存的数据输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及改变数据的输入时间或数据选通的输入时间。[0025]第一半导体芯片和第二半导体芯片可以基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及可以分别储存与第一数据参考电压的最优电平相对应的第一设置信息和与第二数据参考电压的最优电平相对应的第二设置信息。[0026]第一半导体芯片和第二半导体芯片可以分别储存第一反相信息和第二反相信息，响应于第一反相信息而将要输出给所述多个第一数据焊盘和所述多个第二数据焊盘的数据选择性地反相，以及响应于第二反相信息而将要输出给所述多个第一数据焊盘和所述多个第二数据焊盘的数据选择性地反相。[0027]当所述多个第一下数据焊盘耦合到第一数据通道而所述多个第二上数据焊盘耦合到第二数据通道时，第一半导体芯片和第二半导体芯片可以将与第一设置命令一起输入的反相信息储存作为第一反相信息，以及将与第二设置命令一起输入的反相信息储存作为第二反相信息，而当所述多个第一下数据焊盘耦合到第二数据通道而所述多个第二上数据焊盘耦合到第一数据通道时，第一半导体芯片和第二半导体芯片可以将与第一设置命令一起输入的反相信息储存作为第二反相信息，以及将与第二设置命令一起输入的反相信息储存作为第二反相信息。[0028]在一个实施例中，一种半导体系统可以包括:外部通道，包括命令地址CA通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及包括被输入彼此不同的值的相应的耦合信息焊盘，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片包括多个模式寄存器组，以及基于施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值而将设置信息选择性地储存在模式寄存器组中的一个模式寄存器组中。[0029]所述多个模式寄存器组可以包括:片上终端模式寄存器组、CA参考电压模式寄存器组、数据参考电压模式寄存器组、参考电压设置模式寄存器组、第一输出数据反相模式寄存器组以及第二输出数据反相模式寄存器组。[0030]当相同的设置信息根据输入给第一半导体芯片和第二半导体芯片的耦合信息焊盘的值而被储存在第一半导体芯片和第二半导体芯片的片上终端模式寄存器组中时，第一半导体芯片和第二半导体芯片中的一个半导体芯片的片上终端功能可以被使能，而另一个半导体芯片的片上终端功能可以被禁止。[0031]第一半导体芯片可以包括:多个CA焊盘，耦合到CA通道；以及多个第一CA缓冲器，每个第一CA缓冲器被配置成使用第一CA参考电压来缓冲输入给所述多个第一CA焊盘中的对应的一个第一CA焊盘的信号。第一CA参考电压的电平可以根据储存在第一半导体芯片的CA参考电压模式寄存器组中的值来控制。第二半导体芯片可以包括:多个第二CA焊盘，耦合到CA焊盘；以及多个第二CA缓冲器，每个第二CA缓冲器被配置成使用第二CA参考电压来缓冲输入给所述多个第二CA焊盘中的对应的一个第二CA焊盘的信号。第二CA参考电压的电平根据储存在第二半导体芯片的CA参考电压模式寄存器组中的值来控制。[0032]第一CA训练操作可以为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及在第一CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片可以重复地执行这样的操作:经由CA通道来接收设置信息以及将设置信息储存在CA参考电压模式寄存器组中，以及进入测试模式，以及接收和储存CA信息，将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。[0033]第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片可以将第一设置信息储存在对应的CA参考电压模式寄存器组中，以及第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片可以将第二设置信息储存在对应的CA参考电压模式寄存器组中。[0034]第二CA训练操作可以为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及在第二CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片在进入测试模式之后可以重复地执行这样的操作:经由第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道来接收设置信息，以及将设置信息储存在CA参考电压模式寄存器组中，以及接收和储存CA信息，以及将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。[0035]第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片可以将第一设置信息储存在对应的CA参考电压模式寄存器组中，以及第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片将第二设置信息储存在对应的CA参考电压模式寄存器组中。[0036]第一半导体芯片可以包括：多个第一下数据焊盘和多个第一上数据焊盘；以及多个第一数据缓冲器，每个第一数据缓冲器被配置成使用第一数据参考电压来缓冲输入给所述多个第一下数据焊盘和所述多个第一上数据焊盘中的对应的一个数据焊盘的信号，且第二半导体芯片可以包括：多个第二下数据焊盘和多个第二上数据焊盘；以及多个第二数据缓冲器，每个第二数据缓冲器被配置成使用第二数据参考电压来缓冲输入给所述多个第二下数据焊盘和所述多个第二上数据焊盘中的对应的一个数据焊盘的信号，以及所述多个第一下数据焊盘可以耦合到第一数据焊盘，而所述多个第二上数据焊盘可以耦合到第二数据通道，或者所述多个第一下数据焊盘可以耦合到第二数据通道，而所述多个第二上数据焊盘可以耦合到第一数据通道。[0037]写入训练操作可以是用于检测第一数据参考电压和第二数据参考电压的最优电平的操作，在第一数据参考电压和第二数据参考电压的最优电平处，要经由第一数据通道和第二数据通道输入给第一半导体芯片和第二半导体芯片的数据的有效窗口被最大化，以及在写入训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片可以重复地执行这样的操作:经由CA通道来接收设置信息以及将设置信息储存在数据参考电压模式寄存器组中，以及进入测试模式，以及接收和储存数据，将储存的数据输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及改变数据的输入时间或数据选通的输入时间。[0038]第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片可以将第一设置信息储存在对应的数据参考电压模式寄存器组中，以及第一半导体芯片和第二半导体芯片中的每个半导体芯片可以将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片可以将第二设置信息储存在对应的数据参考电压模式寄存器组中。[0039]第一半导体芯片和第二半导体芯片可以将反相信息储存在第一输出数据反相模式寄存器组和第二输出数据反相模式寄存器组中，根据储存在第一输出数据反相模式寄存器组中的值来将要输出给所述多个第一下数据焊盘和所述多个第二下数据焊盘的数据选择性地反相，以及根据储存在第二输出数据反相模式寄存器组中的值来将要输出给被反相的第一上数据焊盘和第二上数据焊盘的数据选择性地反相。[0040]当所述多个第一下数据焊盘耦合到第一数据通道而所述多个第二上数据焊盘耦合到第二数据通道时，第一半导体芯片和第二半导体芯片可以将与第一设置命令一起输入的反相信息储存在第一输出数据反相模式寄存器组中，以及将与第二设置命令一起输入的反相信息储存在第二输出数据反相模式寄存器组中，而当所述多个第一下数据焊盘耦合到第二数据通道而所述多个第二上数据焊盘耦合到第一数据通道时，第一半导体芯片和第二半导体芯片可以将与第一设置命令一起输入的反相信息储存在第二输出数据反相模式寄存器组中，以及将与第二设置命令一起输入的反相信息储存在第一输出数据反相模式寄存器中。[0041]在一个实施例中，一种半导体系统可以包括:外部通道，包括命令地址CA通道，以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，以及耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及第一半导体芯片和第二半导体芯片中的每个半导体芯片包括储存单元。在第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片中，具有第一值的耦合信息可以被储存在储存单元中，而在耦合到第二数据通道的另一个半导体芯片中，具有第二值的耦合信息可以被储存在储存单元中，以及第一半导体芯片和第二半导体芯片中的每个半导体芯片可以基于施加给CA通道的CA信息和储存在对应的储存单元中的耦合信息来选择性地储存设置信息。[0042]第一半导体芯片和第二半导体芯片中的一个半导体芯片可以基于CA信息和储存在对应的储存单元中的耦合信息而禁止其片上终端功能，而另一个半导体芯片可以基于CA信息和储存在对应的储存单元中的耦合信息而使能其片上终端功能。[0043]当第一储存模式被设置时，第一半导体芯片和第二半导体芯片中的将第一值作为耦合信息储存在对应的储存单元中的一个半导体芯片可以被使能，而储存第二值的另一个半导体芯片可以被禁止。当第二储存模式被设置时，第一半导体芯片和第二半导体芯片中的将第二值作为耦合信息储存在对应的储存单元中的一个半导体芯片可以被使能，而储存第一值的另一个半导体芯片可以被禁止。经由CA通道施加给第一半导体芯片和第二半导体芯片的设置信息可以被储存在仅第一半导体芯片和第二半导体芯片中被使能的一个半导体芯片中。附图说明[0044]图1是图示半导体系统的示图。[0045]图2是图示根据本发明的一个实施例的半导体系统的示图。[0046]图3是图示图2的第一半导体芯片的焊盘组的示图。[0047]图4是图示根据本发明的一个实施例的图2的第一半导体芯片的示图。[0048]图5是图示图4中所示的第一半导体芯片的缓冲器组的示图。[0049]图6是图示图4中所示的第一半导体芯片的第一模式设置单元的示图。[0050]图7是图示图6的模式寄存器组的示图。[0051]图8是图示图4中所示的第一半导体芯片的控制信号发生单元的示图。[0052]图9是图示图8的第一控制信号发生单元的示图。[0053]图10是图示根据图9中所示的耦合信号的逻辑值的半导体系统的配置的示图。[0054]图11是图示图8的第二控制信号发生单元的示图。[0055]图12是图示图8的第三控制信号发生单元的示图。[0056]图13是图示图4中所示的第一半导体芯片的片上终端on-dietermination控制单元的示图。[0057]图14是图示根据本发明的一个实施例的半导体系统的第一CA训练操作的流程图。[0058]图15是图示根据本发明的一个实施例的半导体系统的第二CA训练操作的流程图。[0059]图16是图示根据本发明的一个实施例的半导体系统的写入训练操作的流程图。[0060]图17是图示片上终端功能被禁止的情况的示图。[0061]图18是图示根据本发明的一个实施例的半导体系统的示图。[0062]图19是图示根据本发明的另一实施例的第一半导体芯片的示图。具体实施方式[0063]下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释成局限于本文中所阐述的实施例。相反，这些实施例被提供以使得本公开将是彻底且完整的，且将把本发明的范围充分传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。[0064]图2是图示根据本发明的一个实施例的半导体系统200的示图。[0065]参见图2,半导体系统200可以包括第一半导体芯片210、第二半导体芯片220和耦合单元230。[0066]第一半导体芯片210和第二半导体芯片220可以分别包括CA焊盘组CAGl和CAG2、时钟焊盘CKl和CK2、芯片选择焊盘CSl和CS2、下数据焊盘组DDGl和DDG2、上数据焊盘组DUGl和DUG2、耦合信息焊盘BTSl和BTS2、X8焊盘X8A和X8B以及X8S焊盘X8SA和X8SB。焊盘组可以指包括一个或更多个焊盘的组。[0067]在此之后，经由焊盘乂84、乂83六、8了31、031、〇1和003中的每个输入的信号可以具有与对应的焊盘的附图标记相同的附图标记。[0068]图3是图示图2的第一半导体芯片210的焊盘组CAGl、DDG1和DUGl的示图。[0069]参见图3，CA焊盘组CAG1可以包括多个CA焊盘CAO至CA5，下数据焊盘组DDG1可以包括多个下数据焊盘DQO至DQ7,而上数据焊盘组DUGl可以包括多个上数据焊盘DQ8至DQ15。第二半导体芯片220的焊盘组CAG2、DDG2和DUG2可以与图3的那些具有相同的配置。可以根据设计而改变每个焊盘组中包括的焊盘的数量。[0070]耦合单元230可以具有将第一半导体芯片210和第二半导体芯片220与半导体系统200的外部耦合的配置。耦合单元230包括CA耦合单元CA、CS耦合单元CS、CK耦合单元CK、下数据親合单元DD和上数据親合单元DUcXS親合单元CS和CK親合单元CK中的每个可以包括親合到半导体系统200的外部以传输芯片选择信号或时钟信号的单个球。CA耦合单元CA、下数据耦合单元DD和上数据耦合单元DU中的每个可以包括耦合到半导体系统200的外部以传输多个CA信号或多个数据信号的多个球。[0071]半导体系统200的外部与第一半导体芯片210和第二半导体芯片220的焊盘CAGl、CAG2、CSl、CS2、CKl和CK2分别经由耦合单元230的CA耦合单元CA、CS耦合单元CS和CK耦合单元CK而彼此耦合。用于在半导体系统200的外部与第一半导体芯片210和第二半导体芯片220之间传输包括CA信号的CA信息、芯片选择信号和时钟信号的路径可以称为CA通道CA_CH。半导体系统200的外部与第一半导体芯片210的下数据焊盘组DDGl经由耦合单元230的下数据耦合单元DD而彼此耦合。用于在半导体系统200的外部与第一半导体芯片210之间传输数据的路径可以称为第一数据通道D1_CH。半导体系统200的外部与第二半导体芯片220的上数据焊盘组DUG2经由耦合单元230的上数据耦合单元DU而彼此耦合。用于在半导体系统200的外部与第二半导体芯片220之间传输数据的路径可以称为第二数据通道D2_CH。[0072]耦合信息焊盘BSTl和BST2中的每个可以为这样的焊盘，该焊盘用于设置第一数据通道D1_CH和第二数据通道D2_CH中的哪个是第一半导体芯片210和第二半导体芯片220中的对应的一个芯片与半导体系统200的外部交换数据所经由的数据通道。当半导体芯片经由第一数据通道D1_CH与半导体系统200的外部交换数据时，接地电压VSS即，低电平电压）可以施加给耦合信息焊盘BTSl或BTS2。当半导体芯片经由第二数据通道D2_CH与半导体系统200的外部交换数据时，电源电压VDDS卩，高电平电压可以施加给耦合信息焊盘BTSl或BTS2。因此，在图2的半导体系统200中，接地电压VSS可以施加给耦合信息焊盘BTSl，而电源电压VDD可以施加给耦合信息焊盘BTS2。[0073]X8焊盘X8A和X8B可以分别为用于设置第一半导体芯片210和第二半导体芯片220的读取延时的焊盘。当接地电压VSS即，低电平电压施加给X8焊盘X8A或X8B时，半导体芯片可以以第一读取延时操作。当电源电压VDD即，高电平电压施加给X8焊盘X8A或X8B时，半导体芯片可以以比第一读取延时长的第二读取延时来操作。因此，在图2的半导体系统中，第一半导体芯片210和第二半导体芯片220二者都可以以第二读取延时来操作。作为参考，延时可以指从读取命令经由CA通道CA_CH而施加给半导体系统200的时间到数据开始经由第一数据通道D1_CH和第二数据通道D2_CH而输出的时间的时间间隔。[0074]X8S焊盘X8SA和X8SB中的每个可以为这样的焊盘，该焊盘用于设置下数据焊盘组DDGl和DDG2以及上数据焊盘组DUGl和DUG2中的哪个是第一半导体芯片210和第二半导体芯片220中的对应的一个半导体芯片输入和输出数据所经由的焊盘组。当半导体芯片经由下数据焊盘组DDGl或DDG2输入和输出数据时，接地电压VSS即，低电平电压可以施加给X8S焊盘X8SA或X8SB。当半导体芯片经由上数据焊盘组DUGl或DUG2输入和输出数据时，电源电压VDD卿，高电平电压可以施加给X8S焊盘X8SA或X8SB。因此，在图2的半导体系统200中，接地电压VSS可以施加给X8S焊盘X8SA，而电源电压VDD可以施加给X8S焊盘X8SB。[0075]图4是图示根据本发明的一个实施例的图2的第一半导体芯片210的示图。[0076]参见图4,第一半导体芯片210可以包括CA缓冲器组410、下数据缓冲器组420、上数据缓冲器组430、命令解码器440、控制信号发生单元450、第一模式设置单元461、第二模式设置单元462、片上终端控制单元470、参考电压发生单元480、数据输出控制单元491和492以及内部电路401。第一半导体芯片210可以经由选通信号焊盘DQS接收选通信号DQS。第一半导体芯片210可以包括选择单元402。[0077]在下文，缓冲在下数据缓冲器组420和上数据缓冲器组430中并从下数据缓冲器组420和上数据缓冲器组430输出的数据可以分别称作输入数据DDI和DUI，经由数据输出控制单元491和492输出的数据可以分别称作输出数据DDO和DU0。经由CA缓冲器组410缓冲和输出的信号可以称作内部CA信号CAI。[0078]图5是图示图4中所示的第一半导体芯片210的缓冲器组410至430的示图。[0079]参见图5，CA缓冲器组410可以包括多个CA缓冲器CBO至CB5，下数据缓冲器组420可以包括多个下数据缓冲器DBO至DB7,以及上数据缓冲器组430可以包括多个上数据缓冲器DB8SDB15。[0080]CA缓冲器CBO至CB5可以分别缓冲多个CA信号CIO至CI5以及输出多个信号⑶0至C05。更详细地，当CA信号CIO至CI5中的每个低于CA参考电压VREF_CA时，CA缓冲器CBO至CB5中的对应的一个CA缓冲器可以输出低电平电压，而当CA信号CIO至CI5中的每个高于或等于CA参考电压VREF_CA时，对应的CA缓冲器可以输出高电平电压。[0081]数据缓冲器DBO至DB15可以缓冲数据DIO至DI15以及输出数据DOO至D015。更详细地，当数据DIO至DI15中的每个低于数据参考电压VREF_DQ时，数据缓冲器DBO至DB15中的对应一个数据缓冲器可以输出低电平电压，而当数据DIO至DI15中的每个高于或等于数据参考电压VREF_DQ时，对应的数据缓冲器可以输出高电平电压。在此方面，CA参考电压VREF_CA和数据参考电压VREF_DQ中的每个的电平可以根据第一模式设置单元461的设置来控制。[0082]作为参考，输入给图4的下数据焊盘组DDGl的数据可以对应于图5的数据DIO至D17，图4的输入数据DDI可以对应于图5的数据DOO至D07，输入给图4的上数据焊盘组DUG1的数据可以对应于图5的数据D18至D115，图4的输入数据DUI可以对应于图5的数据D008至D015,输入给图4的CA焊盘组CAGl的CA信号可以对应于图5的CA信号CIO至CI5,图4的内部CA信号CAI可以对应于图5的信号COO至C05。[0083]命令解码器440可以在经由CS焊盘CSl输入的芯片选择信号被使能时，响应于经由CA焊盘组CAG1而从CA缓冲器组410输入的内部CA信号CAI和经由CK焊盘CK1输入的时钟信号来产生内部命令ACT、PRE、WT、RD、MRWll、MRW12、MRW14、MRW15、MRW20、MRW22、MRW3GPMPC而被输出给模式寄存器组MRSO的外部。其他模式寄存器组MRSl至MRS31的配置和操作可以与模式寄存器组MRSO的配置和操作相同。[0095]模式寄存器组MRS11、MRS12、MRS14、MRS15、MRS20、MRS22和MRS31中的每个可以在设置已经完成之后输出设置信息0P11〈0:7、0P12〈0:7、0P14〈0:7、0P15〈0:7、0P20〈0:7、0?22〈0:7和0?31〈0:7。在下文中，在从模式寄存器组10^11、]\0^12、]\0^14、]\0^15、MRS20、MRS22和MRS31输出的设置信息之中，将仅图示和说明描述实施例的操作所需的值中的一些。[0096]模式寄存器组MRS12可以储存和输出用于设置CA参考电压VREF_CA的电平的信息。CA参考电压VREF_CA的电平可以根据设置信息0P12〈0:6的值来调节。当设置信息0P12〈0:6的值增加时，CA参考电压VREF_CA的电平可以增加。当设置信息0P12〈0:6的值减小时，CA参考电压VREF_CA的电平可以减小。设置信息OP12〈0:6的值与CA参考电压VREF_CA的电平可以彼此一一对应。模式寄存器组MRS12可以为用于设置CA参考电压的模式的CA参考电压模式寄存器组。[0097]模式寄存器组MRS14可以储存和输出用于设置数据参考电压VREF_DQ的电平的信息。数据参考电压VREF_DQ的电平可以根据设置信息0P14〈0:6的值来调节。当设置信息0P14〈0:6的值增加时，数据参考电压VREF_DQ的电平可以增加。当设置信息0P14〈0:6的值减小时，数据参考电压VREF_DQ的电平可以减小。设置信息OP14〈0:6的值与数据参考电压VREF_DQ的电平可以彼此一一对应。模式寄存器组MRS14可以为用于设置数据参考电压的模式的数据参考电压模式寄存器组。[0098]模式寄存器组MRS15可以输出用于设置要输出给下数据焊盘DQO至DQ7的数据的反相模式的信息。从模式寄存器组MRS15输出的设置信息0P15〈0:7的比特位可以分别对应于下数据焊盘DQO至DQ7。在下数据焊盘DQO至DQ7之中，要输出给与“0”比特位相对应的下数据焊盘的数据可以不反相地输出，而要输出给与“Γ比特位相对应的下数据焊盘的数据可以被反相和输出。模式寄存器组MRS15可以为用于设置下数据焊盘DQO至DQ7的反相模式的第一输出数据反相模式寄存器组。[0099]模式寄存器组MRS20可以输出用于设置要输出给上数据焊盘DQ8至DQ15的数据的反相模式的信息。从模式寄存器组MRS20输出的设置信息0P20〈0:7的比特位可以分别对应于上数据焊盘DQ8至DQl5。在上数据焊盘DQ8至DQl5之中，要输出给与“0”比特位相对应的下数据焊盘的数据可以不反相地输出，而要输出给与“Γ比特位相对应的下数据焊盘的数据可以被反相和输出。模式寄存器组MRS20可以为用于设置上数据焊盘DQ8至DQ15的反相模式的第二输出数据反相模式寄存器组。[0100]表1[0102]表1图示了当所有原始输出数据为“0”时经由数据焊盘DQO至DQ15输出的最终输出数据根据设置信息0P15〈0:7和0P20〈0:7的值的变化。[0103]模式寄存器组MRSll和MRS22可以储存和输出用于设置片上终端功能的信息。片上终端功能可以为设置输出焊盘的阻抗值的功能。在设置信息〇Ρ11〈〇:7之中，设置信息OPll〈4:6可以为这样的信息，该信息用于设置片上终端功能被使能的焊盘的终端电阻值。设置信息OP11〈4:6的值与终端电阻值可以彼此——对应。[0104]在设置信息0P22〈0:7之中，设置信息0P22〈3可以为用于设置CK焊盘CKl的终端功能的信息，设置信息〇P22〈4可以为用于设置CS焊盘CSl的终端功能的信息，设置信息0P22〈5可以为用于设置CA焊盘组CAGl的终端功能的信息。CK焊盘CKl的终端功能可以在设置信息0P22〈3的值为“0”时被禁止，以及可以在设置信息0P22〈3的值为“Γ时被使能。CS焊盘CSl的终端功能可以在设置信息0P22〈4的值为“0”时被禁止，以及可以在设置信息0P22〈4的值为“Γ时被使能。CA焊盘组CAGl的终端功能可以在设置信息0P22〈5的值为“0”时被禁止，以及可以在设置信息〇P22〈5的值为“Γ时被使能。[0105]在高电平电压被施加给X8焊盘X8A而低电平电压被施加给耦合信息焊盘BTSl的半导体芯片中，设置信息〇P22〈6可以为用于整体地控制CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能的设置信息。当设置信息0P22〈6的值为“0”时，在X8焊盘X8A被设置为高电平而耦合信息焊盘BTSl被设置为低电平的半导体芯片中，CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能可以由设置信息0P22〈3:5的值来控制。当设置信息0P22〈6的值为“Γ时，CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能全部可以被禁止。[0106]在高电平电压被施加给X8焊盘X8A且高电平电压被施加给耦合信息焊盘BTSl的半导体芯片中，设置信息〇P22〈7可以为用于整体地控制CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能的设置信息。当设置信息0P22〈7的值为“0”时，在X8焊盘X8A被设置为高电平且耦合信息焊盘BTSl被设置为高电平的半导体芯片中，CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能可以由设置信息0P22〈3:5的值来控制。当设置信息0P22〈1的值为“Γ时，CK焊盘CKl、CS焊盘CSl和CA焊盘组CAGl的终端功能全部可以被禁止。[0107]模式寄存器组MRSll和MRS22可以为用于设置片上终端功能的片上终端模式寄存器组。[0108]模式寄存器组MRS31可以储存和输出这样的信息，该信息用于设置选择半导体芯片以设置参考电压VREF_CA和VREF_DQ的电平的功能。在高电平电压被施加给X8焊盘X8A而低电平电压被施加给耦合信息焊盘BTSl的半导体芯片中，设置信息0P31〈6可以为用于控制设置参考电压VREF_CA和VREF_DQ的电平的功能的设置信息。当设置信息0P31〈6的值为“0”时，在X8焊盘X8A被设置为高电平而耦合信息焊盘BTSl被设置为低电平的半导体芯片中，设置参考电压VREF_CA和VREF_DQ的电平的功能被使能，从而使得针对其的设置信息可以被输入和储存，而当设置信息〇P31〈6的值为T时，该功能被禁止，使得即使针对其的设置信息被输入，但也不被储存。[0109]即，当设置信息〇P31〈6的值为“0”时，耦合信息焊盘BTSl被设置为低电平的半导体芯片可以根据设置命令MRW12或MRW14来设置CA参考电压VREF_CA或数据参考电压VREF_DQ的电平。然而，当设置信息0P31〈6的值为“Γ时，即使设置命令MRW12或MRW14被使能，X8焊盘X8A被设置为高电平而耦合信息焊盘BTSl被设置为低电平的半导体芯片也不会设置CA参考电压VREF_CA或数据参考电压VREF_DQ的电平，S卩，输入的设置信息也不会被储存在模式寄存器组MRS12或MRS14中。[0110]在高电平电压被施加给耦合信息焊盘BTSl的半导体芯片中，设置信息0P31〈7可以为这样的设置信息，该信息用于控制设置参考电压VREF_CA和VREF_DQ的电平的功能。当设置信息〇P31〈7的值为“0”时，在耦合信息焊盘BTSl被设置为高电平的半导体芯片中，设置参考电压VREF_CA和VREF_DQ的电平的功能被使能，使得针对其的设置信息可以被输入和储存，而当设置信息〇P31〈7的值为T时，该功能被禁止，使得即使针对其的设置信息被输入，但也不被储存。[0111]即，当设置信息〇P31〈7的值为“0”时，X8焊盘X8A被设置为高电平且耦合信息焊盘BTSl被设置为高电平的半导体芯片可以根据设置命令MRW12或MRW14来设置CA参考电压VREF_CA或数据参考电压VREF_DQ的电平。然而，当设置信息0P31〈7的值为T时，即使设置命令MRW12或MRW14被使能，X8焊盘X8A被设置为高电平且耦合信息焊盘BTSl被设置为高电平的半导体芯片也不会设置CA参考电压VREF_CA或数据参考电压VREF_DQ的电平，S卩，输入的设置信息也不会被储存在模式寄存器组MRS12或MRS14中。[0112]模式寄存器组MRS31可以为用于对设置参考电压设置模式的功能进行设置的参考电压设置模式寄存器组。[0113]当设置命令MPC被使能时，第二模式设置单元462进入可设置状态，使得内部CA信号CAI可以被储存在第二模式设置单元462中作为设置信息。第二模式设置单元462可以使用该设置信息来设置将内部CA信号CAI或输入数据DDI和DUI写入至内部电路401的除单元阵列ARRAY之外的一部分中的操作模式。第二模式设置单元462可以在WRFIFO模式被设置时使能WRFIFO模式信号WRFIF0,以及在WRFIFO模式未被设置时禁止WRFIFO模式信号WRFIF0。内部电路401可以在WRFIFO模式信号WRFIFO被禁止时将输入数据DDI和DUI写入至单元阵列ARRAY中，以及可以将输入数据DDI和DUI写入至单元阵列ARRAY的外围电路在图4中未不出）中。[0114]总体而言，由于从外围电路读写数据或将数据写入至外围电路比从单元阵列ARRAY读写数据或将数据写入至单元阵列ARRAY快，因此当执行与单元阵列ARRAY不相关的测试操作时，通过使用WRFIFO模式可以减少执行测试操作花费的时间。[0115]响应于经由耦合信息焊盘BTS1、X8焊盘X8A和X8S焊盘X8SA输入的信号BTSUX8A和X8SA、从命令解码器440输出的设置命令MRW12、MRW14、MRW15和MRW20以及设置信息0P3K6:7和耦合信号INV，控制信号发生单元450可以产生多个控制信号A、B、C、MRW12C、MRW14C、MRW15C和MRW20C。[0116]图8是图示图4中所示的第一半导体芯片210的控制信号发生单元450的示图。[0117]参见图8,控制信号发生单元450可以包括第一控制信号发生单元810、第二控制信号发生单元820和第三控制信号发生单元830。[0118]图9是图示图8的第一控制信号发生单元810的示图。[0119]参见图9,第一控制信号发生单元810可以包括多个逻辑门901至909。第一控制信号发生单元810可以响应于信号BTSl、X8A和X8SA以及耦合信号INV而产生控制信号A、B和C。作为参考，7A”和“BTS1”可以分别为通过将信号A和BTSl的逻辑值反相而获得的信号。[0120]图10是根据图9中所示的耦合信号INV的逻辑值描述半导体系统的配置的示图。[0121]参见图10,半导体系统200中的第一半导体芯片210和第二半导体芯片220与第一数据通道D1_CH和第二数据通道D2_CH之间的关系可以通过两种情况之一来确定。[0122]在第一种情况CASEl中，第一半导体芯片210的下数据焊盘组DDGl可以与第一数据通道D1_CH耦合，而第二半导体芯片220的上数据焊盘组DUG2可以与第二数据通道D2_CH耦合。在这种情况下，耦合信号INV的值可以为“0”。在下文中，第一种情况CASEl可以称作“第一耦合状态”。[0123]在第二种情况CASE2中，第一半导体芯片210的下数据焊盘组DDGl可以与第二数据通道D2_CH耦合，而第二半导体芯片220的上数据焊盘组DUG2可以与第一数据通道D1_CH耦合。在这种情况下，親合信号INV的值可以为“1”。在下文中，第二种情况CASE2可以称作“第二耦合状态”。[0124]在下文中，在第一耦合状态和第二耦合状态二者中，高电平电压可以被施加给X8焊盘X8A和X8B。在第一耦合状态的情况下，低电平电压可以被施加给X8S焊盘X8SA，低电平电压可以被施加给耦合信息焊盘BTSl，高电平电压可以被施加给X8S焊盘X8SB，以及高电平电压可以被施加给耦合信息焊盘BTS2。在第二耦合状态的情况中，低电平电压可以被施加给X8S焊盘X8SA，高电平电压可以被施加给耦合信息焊盘BTSl，高电平电压可以被施加给X8S焊盘X8SB，以及低电平电压可以被施加给耦合信息焊盘BTS2。[0125]表2[0128]表2图示了根据输入给第一控制信号发生单元810的信号的逻辑值的第一控制信号发生单元810的输出信号A、B和C的逻辑值。参见表2,在第一耦合状态的情况下，第一半导体芯片210的控制信号A、B和C可以分别为0、1和0,而第二半导体芯片220的控制信号A、B和C可以分别为1、〇和0。在第二耦合状态的情况下，第一半导体芯片210的控制信号A、B和C可以分别为1、〇和1，而第二半导体芯片220的控制信号A、B和C可以分别为0、1和1。[0129]图11是图示图8的第二控制信号发生单元820的示图。[0130]参见图11，第二控制信号发生单元820可以包括多个逻辑门1101至1105。第二控制信号发生单元820可以响应于控制信号A和B、设置信息0P31〈6:7以及设置命令MRW12和MRW14而产生控制信号MRW12C和MRW13C。[0131]表3[0134]表3图示了根据输入给第二控制信号发生单元820的信号A、B和0P31〈6:7的逻辑值的输出信号MRWl2C和MRWl4C的逻辑值。[0135]图12是图8的第三控制信号发生单元830的示图。[0136]参见图12,第三控制信号发生单元830可以包括第一选择单元1201和第二选择单元1202。[0137]第一选择单元1201可以在控制信号C为“0”时选择设置命令MRW15并将其输出作为控制信号MRW15C，以及可以在控制信号C为“Γ时选择设置命令MRW20并将其输出作为控制信号MRW15C。第二选择单元1202可以在控制信号C为“0”时选择设置命令MRW20并将其输出作为控制信号MRW20C，以及可以在控制信号C为“Γ时选择设置命令MRW15并将其输出作为控制信号MRW20C。[0138]片上终端控制单元470可以响应于设置信息0?11〈4:6和0?22〈6:7以及控制信号A、B、ODT、MR_CA、MR_CS和MR_CK而控制CS焊盘CS1、CK焊盘CKl以及CA焊盘CAO至CAl的终端电阻值。[0139]图13是图示图4中所示的第一半导体芯片210的片上终端控制单元470的示图。[0140]参见图13,片上终端控制单元470可以包括第一终端单元至第三终端单元1310、1320和1330以及多个逻辑门1301至1306。[0141]第一终端单元1310可以耦合到CA焊盘CAO至CA5中的每个CA焊盘，以及在逻辑门1304的输出信号为高电平信号时控制CA焊盘CAO至CA5的终端电阻。当逻辑门1304的输出信号为低电平信号时，第一终端单元1310可以被禁止。[0142]第二终端单元1320可以耦合到CS焊盘CSl，以及在逻辑门1305的输出信号为高电平信号时控制CS焊盘CSl的终端电阻。当逻辑门1305的输出信号为低电平信号时，第二终端单元1320可以被禁止。[0143]第三终端单元1330可以耦合到CK焊盘CKl，以及在逻辑门1306的输出信号为高电平信号时控制CK焊盘CKl的终端电阻。当逻辑门1306的输出信号为低电平信号时，第三终端单元1330可以被禁止。[0144]作为参考，当第一终端单元1310至第三终端单元1330被使能时，终端电阻值可以由设置信息〇Ρ11〈4:6来确定。[0145]片上终端信号ODT可以为从半导体系统200的外部施加的用来控制片上终端功能的信号。当片上终端信号㈤T为低电平信号时，第一终端单元1310至第三终端单元1330全部可以被禁止。当片上终端信号㈤T为高电平信号时，第一终端单元1310至第三终端单元1330的使能禁止可以由设置信息〇P22〈6:7和控制信号A、B、MR_CA、MR_CS和MR_CK来确定。[0146]控制信号MR_CA可以为用于单独控制第一终端单元1310的操作的信号。当控制信号MR_CA为低电平信号时，第一终端单元1310的使能禁止可以由逻辑门1303的输出信号来确定。控制信号MR_CS可以为用于单独控制第二终端单元1320的操作的信号。当控制信号MR_CS为低电平信号时，第二终端单元1320的使能禁止可以由逻辑门1303的输出信号来确定。控制信号MR_CK可以为用于单独控制第三终端单元1330的操作的信号。当控制信号MR_CK为低电平信号时，第三终端单元1330的使能禁止可以由逻辑门1303的输出信号来确定。[0147]表4[0149]表4图示了在片上终端信号ODT为高电平信号的情况下、根据控制信号A和B以及设置信息0P22〈6:7的逻辑值的、逻辑门1303的输出信号的逻辑值。当逻辑门1303的输出信号为低电平信号时，第一终端单元1310至第三终端单元1330的使能禁止可以分别由对应的控制信号MR_CA、MR_CS和MR_CK来确定。当逻辑门1303的输出信号为高电平信号时，第一终端单元1310至第三终端单元1330全部可以被禁止。[0150]当第一终端单元1310至第三终端单元1330被使能时，其电阻值可以根据设置信息0P〈4:6的值来确定。[0151]参考电压发生单元480可以产生具有与设置信息0P12〈0:6的值相对应的电平的CA参考电压VREF_CA，以及产生具有与设置信息0P14〈0:6的值相对应的电平的数据参考电压VREF_DQ〇[0152]数据输出控制单元491可以布置要经由下数据焊盘组DDGl的下数据焊盘DQO至DQ7输入或输出的数据。在数据输出操作期间，数据输出控制单元491可以响应于设置信息0P15〈〇:7而选择性地将要输出给下数据焊盘DQO至DQ7的数据反相。数据输出控制单元492可以布置要经由上数据焊盘组DUGl的上数据焊盘DQ8至DQ15输入或输出的数据。在数据输出操作期间，数据输出控制单元492可以响应于设置信息0P20〈0:7而选择性地将要输出给上数据焊盘DQ8至DQ15的数据反相。[0153]第二半导体芯片220可以具有与第一半导体芯片210的配置和操作相同的配置和操作，而仅在与数据通道耦合的状态方面有差别。“与数据通道耦合的状态方面有差别”的用语可以指这样的事实：当第一半导体芯片210的下数据焊盘DQO至DQ7与第一数据通道Dl_CH親合时，第二半导体芯片220的上数据焊盘DQ8至DQ15与第二数据通道D2_CH耦合，以及当第一半导体芯片210的下数据焊盘DQO至DQ7与第二数据通道D2_CH親合时，第二半导体芯片220的上数据焊盘DQ8至DQ15与第一数据通道D1_CH親合。[0154]图14是图示根据本发明的一个实施例的半导体系统的第一CA训练操作的流程图。[0155]参见图14,第一CA训练操作可以包括CA参考电压设置步骤S1410、测试模式进入步骤S1420、CA信号输入步骤S1430、CA信号输出步骤S1440、测试模式退出步骤S1450、第一参考电压设置选择步骤S1460、第一设置值储存步骤S1470、第二参考电压设置选择步骤S1480和第二设置值储存步骤S1490。第一CA训练操作可以为用于优化CA参考电压VREF_CA的操作。在初始状态中，设置信息〇P31〈6:7的值可以被设置为“00”。[0156]在CA参考电压设置步骤S1410处，第一半导体芯片210和第二半导体芯片220可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而使能设置命令MRW12和控制信号MRW12C，且模式寄存器组MRS12可以进入可设置状态。在此状态中，具有相同值的设置信息可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被储存在第一半导体芯片210和第二半导体芯片220的模式寄存器组MRS12中。因此，第一半导体芯片210和第二半导体芯片220的CA参考电压VREF_CA可以被设置为相同的电平。无论半导体系统是处于第一耦合状态还是第二耦合状态，此操作都可以以相同的方式来执行。[0157]在测试模式进入步骤S1420处，第一半导体芯片210和第二半导体芯片220可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而进入测试模式。[0158]在CA信号输入步骤S1430处，第一半导体芯片210和第二半导体芯片220可以接收具有经由CA焊盘组CAGl和CAG2设置的模式的CA信号，经由CA缓冲器CBO至CB5来缓冲CA信号，然后将内部CA信号CAI储存在模式寄存器组或内部电路401中。在下文中，在CA信号输入步骤S1430处输入的、具有设置的模式的CA信号可以称作“测试CA信号”。[0159]在CA信号输出步骤S1440处，储存的测试CA信号可以经由数据焊盘而被输出到外部。在第一耦合状态的情况下，第一半导体芯片210可以经由下数据焊盘DQO至DQ7和第一数据通道D1_CH而将测试CA信号输出给半导体系统200的外部，而第二半导体芯片220可以经由上数据焊盘DQ8至DQ15和第二数据通道D2_CH而将测试CA信号输出给半导体系统200的外部。在第二耦合状态的情况下，第一半导体芯片210可以经由下数据焊盘DQO至DQ7和第二数据通道D2_CH而将测试CA信号输出给半导体系统200的外部，而第二半导体芯片220可以经由上数据焊盘DQ8至DQ15和第一数据通道D1_CH而将测试CA信号输出给半导体系统200的外部。[0160]在测试CA信号的输出已经完成之后，在测试模式退出步骤S1450处，第一半导体芯片210和第二半导体芯片220可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而退出测试模式。[0161]在步骤S1401处，如果全部训练操作都已经完成是），则过程可以移动至第一参考电压设置选择步骤S1460，而如果训练操作未全部完成否），则过程可以从CA参考电压设置步骤S1410向测试模式退出步骤S1450重复执行。耦合到半导体系统200的测试装置在图2中未示出）可以将输入给第一半导体芯片210和第二半导体芯片220的测试CA信号与从第一半导体芯片210和第二半导体芯片220输出的测试CA信号进行比较，并检测测试CA信号在第一半导体芯片210和第二半导体芯片220的缓冲已经执行得有多精确。[0162]当具有各种模式的测试CA信号被输入到第一半导体芯片210和第二半导体芯片220以及从第一半导体芯片210和第二半导体芯片220输出，且处于CA参考电压VREF_CA的电平固定的状态中时，为了优化CA参考电压VREF_CA的单个电平中的有效窗口的宽度，可以检查输入的测试CA信号与输出的测试CA信号彼此对应的程度。如果在CA参考电压VREF_CA的电平改变的状态下执行这些操作，则可以测量关于CA参考电压VREF_CA的各种电平的输入的测试CA信号与输出的测试CA信号之间的一致率concordancerate。在此方面，CA参考电压VREF_CA的最优电平可以定义为在各种测试CA信号模式下输入的测试CA信号与输出的测试CA信号之间的一致率最高时的CA参考电压VREF_CA的电平。此外，可以存在与CA参考电压VREF_CA的最优值相对应的设置信息的值在下文中称作“CA参考电压最优值”）。具体地，第一半导体芯片210和第二半导体芯片220可以具有不同的CA参考电压最优值。在下文中，第一半导体芯片210的CA参考电压最优值将称作“第一最优设置值”，而第二半导体芯片220的CA参考电压最优值将称作“第二最优设置值”。[0163]在第一参考电压设置选择步骤S1460处，设置命令MRW31可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号来使能，以及设置信息0P31〈6:7可以被储存为“01”。[0164]在第一设置值储存步骤S1470处，设置命令MRW12可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被使能。在这方面，在第一耦合状态的情况下，由于第一半导体芯片210的控制信号A和B为“0”和T且设置信息0P31〈6:7的值为“01”，因此控制信号MRW12C可以响应于设置命令MRW12而被使能。然而，由于第二半导体芯片220的控制信号A和B为“Γ和“〇”且设置信息〇P31〈6:7的值为“01”，因此即使在设置命令MRW12被使能时控制信号MRW12C也不被使能。因此，在第一设置值储存步骤S1470处，经由CA焊盘组CAGl和CAG2输入给第一半导体芯片210和第二半导体芯片220的设置信息可以被储存在仅第一半导体芯片210的模式寄存器组MRS12中。[0165]与以上提及的情况相反，在第二耦合状态的情况下，在第一设置值储存步骤S1470处，经由CA焊盘组CAGl和CAG2输入给第一半导体芯片210和第二半导体芯片220的设置信息可以被储存在仅第二半导体芯片220的模式寄存器组MRS12中。[0166]在第一设置值的储存已经完成之后，过程可以移动至第二参考电压设置选择步骤S1480。在第二参考电压设置选择步骤S1480处，设置命令MRW31可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被使能，且设置信息0P31〈6:7可以被储存为“10”。[0167]在第二设置值储存步骤S1490处，设置命令MRW12可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被使能。就此而言，在第一耦合状态的情况下，由于第一半导体芯片210的控制信号A和B为“0”和“Γ且设置信息0P31〈6:7的值为“10”，因此即使当设置命令MRW12被使能时，控制信号MRW12C也不被使能。然而，由于第二半导体芯片220的控制信号A和B为T和“0”且设置信息0P31〈6:7的值为“10”，因此控制信号MRW12C可以响应于设置命令MRW12而被使能。因此，在第二设置值储存步骤S1490处，经由CA焊盘组CAGl和CAG2输入给第一半导体芯片210和第二半导体芯片220的设置信息可以被储存在仅第二半导体芯片220的模式寄存器组MRS12中。[0168]与以上提及的情况相反，在第二耦合状态的情况下，在第二设置值储存步骤S1490处，经由CA焊盘组CAGl和CAG2输入给第一半导体芯片210和第二半导体芯片220的设置信息可以被储存在仅第一半导体芯片210的模式寄存器组MRS12中。[0169]相应地，在第一耦合状态的情况下，在第一设置值储存步骤S1470处，第一最优设置值可以被输入给第一半导体芯片210和第二半导体芯片220,且被储存在仅第一半导体芯片210中，而在第二设置值储存步骤S1490处，第二最优设置值可以被输入给第一半导体芯片210和第二半导体芯片220中，且被储存在第二半导体芯片220中。在第二耦合状态的情况下，在第一设置值储存步骤S1470处，第二最优设置值可以被输入给第一半导体芯片210和第二半导体芯片220，且被储存在仅第二半导体芯片220中，而在第二设置值储存步骤S1490处，第一最优设置值可以被输入给第一半导体芯片210和第二半导体芯片220,且被储存在仅第一半导体芯片210中。[0170]根据本发明的实施例，当使用图2的半导体系统200来设置CA参考电压VREF_CA时，即使第一半导体芯片210和第二半导体220共享经由CA通道CA_CH传输的命令及地址CA信息，最优设置值也可以分别储存在第一半导体芯片210和第二半导体芯片220中。[0171]图15是图示根据本发明的一个实施例的半导体系统的第二CA训练操作的流程图。[0172]参见图15,第二CA训练操作可以包括测试模式进入步骤S1510、CA参考电压设置步骤S1520、CA信号输入步骤S1530、CA信号输出步骤S1540、测试模式退出步骤S1550、第一参考电压设置选择步骤S1560、第一设置值储存步骤S1570、第二参考电压设置选择步骤S1580和第二设置值储存步骤Sl590。[0173]在测试模式进入步骤S1510处，当第二CA训练操作被设置时，训练模式信号CBT2可以被使能。[0174]与第一CA训练操作不同，在第二CA训练操作中，在CA操作电压设置步骤S1520处，用于使能设置命令MRW12的信号以及用于将该信号储存在模式寄存器组MRS12中的设置信息可以经由数据焊盘DQO至DQ7或DQ8至DQ15而输入。在第一耦合状态的情况下，第一半导体芯片210可以经由第一数据通道D1_CH和下数据焊盘DQO至DQ7接收信号（S卩，输入数据DDI，而第二半导体芯片220可以经由第二数据通道D2_CH和上数据焊盘DQ8至DQ15接收信号（即，输入数据DUI。在第二耦合状态的情况下，第一半导体芯片210可以经由第二数据通道D2_CH和下数据焊盘DQO至DQ7接收信号（S卩，输入数据DDI，而第二半导体芯片220可以经由第一数据通道D1_CH和上数据焊盘DQ8至DQ15接收信号（S卩，输入数据DUI。[0175]由此，在第二CA训练操作中，测试模式进入步骤S1510和测试模式退出步骤S1550从第二CA训练操作开始时到测试完成时可以分别仅被执行一次。因此，仅CA参考电压设置步骤S1520、CA信号输入步骤S1530和CA信号输出步骤S1540可以被重复执行。因此，可以减少执行训练操作所需的时间。[0176]在步骤S1501处，如果训练操作全部都已经完成是），则过程可以移动至测试模式退出步骤S1550,而如果训练操作未完全完成（否），则过程可以从CA参考电压设置步骤S1520到CA信号输出步骤S1540被重复执行。[0177]第一参考电压设置选择步骤S1560、第一设置值储存步骤S1570、第二参考电压设置选择步骤S1580和第二设置值储存步骤S1590可以与图14的对应的各个步骤S1460至S1490基本上相同。[0178]图16是图示根据本发明的一个实施例的半导体系统的写入训练操作的流程图。[0179]参见图16,写入训练操作可以包括数据参考电压设置步骤S1610、WRFIFO模式设置步骤S1620、数据输入步骤S1630、数据输出步骤S1640、第一参考电压设置选择步骤S1650、第一设置值储存步骤S1660、第二参考电压设置选择步骤S1670和第二设置值储存步骤S1680。写入训练操作可以为用于优化数据参考电压VREF_DQ的操作。在初始状态中，设置信息0P3K6:7的值可以被设置为“00”。[0180]在数据参考电压设置步骤S1610处，第一半导体芯片210和第二半导体芯片220可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而使能设置命令MRW14和控制信号MRW14C，且模式寄存器组MRS14可以进入可设置状态。在此状态中，具有相同值的设置信息可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被储存在第一半导体芯片210和第二半导体芯片220的模式寄存器组MRS14中。因此，第一半导体芯片210和第二半导体芯片220的数据参考电压VREF_DQ可以被设置为相同的电平。无论半导体系统是处于第一耦合状态还是第二耦合状态，此操作都可以以相同的方式来执行。[0181]在WRFIFO模式设置步骤S1620处，在第一半导体芯片210和第二半导体芯片220中，设置命令MPC可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被使能，且第二模式设置单元462可以进入可设置状态。在此状态中，第一半导体芯片210和第二半导体芯片220可以响应于经由CA焊盘组CAGl和CAG2输入的CA信号而被设置为WRFIFO模式。[0182]在数据输入步骤S1630处，第一半导体芯片210和第二半导体芯片220可以经由数据焊盘DQO至DQ7和DQ8至DQ15来分别接收具有设置模式的数据，以及将数据缓冲并储存在内部电路401的除单元阵列ARRAY以外的部分中。在下文中，在数据输入步骤S1630处输入的、具有设置模式的数据可以称作“测试数据”。[0183]在数据输出步骤S1640处，储存的测试数据可以经由数据焊盘DQO至DQ7和DQ8至DQ15而被输出到外部。在第一耦合状态的情况下，第一半导体芯片210可以经由下数据焊盘DQO至DQ7和第一数据通道D1_CH来将测试数据输出给半导体系统200的外部，而第二半导体芯片220可以经由上数据焊盘DQ8至DQ15和第二数据通道D2_CH来将测试数据输出给半导体系统200的外部。在第二耦合状态的情况下，第一半导体芯片210可以经由下数据焊盘DQO至DQ7和第二数据通道D2_CH来将测试数据输出给半导体系统200的外部，而第二半导体芯片220可以经由上数据焊盘DQ8至DQ15和第一数据通道D1_CH来将测试数据输出给半导体系统200的外部。[0184]在步骤S1601处，如果训练操作全部已经完成是），则过程可以移动至第一参考电压设置选择步骤S1650,而如果训练操作未全部完成否），则过程可以从CA参考电压设置步骤S1610至数据输出步骤S1640被重复执行。耦合至半导体系统200的测试装置在图2中未示出）可以将输入给第一半导体芯片210和第二半导体芯片220的测试数据与从第一半导体芯片210和第二半导体芯片220输出的测试数据进行比较，并检测测试数据在第一半导体芯片210和第二半导体芯片220中的缓冲被执行得有多精确。[0185]在数据参考电压VREF_DQ的电平固定的状态中，当具有各种模式的测试数据以各种数据选通时间间隔输入到第一半导体芯片210和第二半导体芯片220且从第一半导体芯片210和第二半导体芯片220输出时，为了优化数据参考电压VREF_DQ的单个电平中的有效窗口的宽度，可以检查输入的测试数据与输出的测试数据彼此对应的程度。就此而言，术语“数据选通时间间隔”可以指数据与选通信号DQS之间的相位差。如果在数据参考电压VREF_DQ的电平改变的状态中执行这些操作，可以测量关于数据参考电压VREF_DQ的各种电平的输入的测试数据与输出的测试数据之间的一致率。[0186]就此而言，数据参考电压VREF_DQ的最优电平可以被定义为当在各种测试数据模式中且以各种数据选通时间间隔输入的测试数据与输出的测试数据之间的一致率最高时的数据参考电压VREF_DQ的电平。此外，可以存在与数据参考电压VREF_DQ的最优电平相对应的设置信息的值在下文中称作“数据参考电压最优值”）。具体地，第一半导体芯片210和第二半导体芯片220可以具有不同的数据参考电压最优值。在下文中，第一半导体芯片210的数据参考电压最优值将指“第一最优设置值”，而第二半导体芯片220的数据参考电压最优值将指“第二最优设置值”。[0187]第一参考电压设置选择步骤51650、第一设置值储存步骤51660、第二参考电压设置选择步骤S1670和第二设置值储存步骤S1680可以类似于图14的对应的各个步骤S1460至S1490。唯一的差别在于步骤S1650至S1690为用于使用设置命令MRW14将设置数据参考电压VREF_DQ的电平的设置信息储存在模式寄存器组MRS14中的操作，而步骤S1460至S1490为用于使用设置命令MRW12将关于设置CA参考电压VREF_CA的设置信息储存在模式寄存器组MRSl2中的操作。[0188]图17是图示片上终端功能被禁止的情况的示图。[0189]参见图17,第一半导体芯片210和第二半导体芯片220可以共享CA通道CA_CH。在半导体芯片210和第二半导体芯片220中的每个中，与图4的片上终端控制单元470相对应的片上终端控制单元TER_1、TER_2可以耦合到CA焊盘组CAG1、CAG2、CS焊盘CS1、CS2以及CK焊盘CK1、CK2,并执行终端操作。[0190]然而，在训练操作期间，当第一半导体芯片210和第二半导体芯片220的片上终端控制单元TERj和TER_2二者被使能时，终端电阻值可以因CA通道CH_CA的共享而变成训练操作所需的目标电阻值的一半。因此，在训练操作期间，第一半导体芯片210和第二半导体芯片220中的一个半导体芯片的片上终端功能需要被禁止。[0191]表5[0193]表5图示了如何根据设置信息0P22〈6:7和耦合状态来选择性地禁止第一半导体芯片210和第二半导体芯片220的片上终端功能。[0194]在下文中，将描述输出数据反相模式的设置操作。[0195]在第一半导体芯片210和第二半导体芯片220中，无论耦合状态如何，用于下数据焊盘DQO至DQ7的第一输出数据反相模式可以根据储存在模式寄存器组MRS15中的设置信息来设置，而用于上数据焊盘DQ8至DQ15的第二输出数据反相模式可以根据储存在模式寄存器组MRS20中的设置信息来设置。[0196]假设第一数据通道D1_CH对应于下数据焊盘DQO至DQ7而第二数据通道D2_CH对应于上数据焊盘DQ8至DQ15,在不考虑半导体系统200的内部耦合状态的情况下，设置在半导体系统200的外部中的控制器可以设置输出数据反相模式。[0197]S卩，为了设置用于耦合到第一数据通道D1_CH的下数据焊盘DQO至DQ7的第一输出数据反相模式，控制器可以经由CA焊盘组CAGl和CAG2来施加用于使能设置命令MRW15的CA信号和设置信息。此外，为了设置用于耦合到第二数据通道D2_CH的上数据焊盘DQ8至DQ15的第二输出数据反相模式，控制器可以经由CA焊盘组CAGl和CAG2来施加用于使能设置命令MRW20的CA信号和设置信息。在第一耦合状态的情况下，由于其与控制器中假设的耦合状态相同，因此不存在问题。[0198]然而，在第二耦合状态的情况下，控制器必须考虑这样的事实：第一半导体芯片210的下数据焊盘DQO至DQ7耦合到第二数据通道D2_CH而第二半导体芯片220的上数据焊盘DQ8至0015耦合到第一数据通道01_〇1。[0199]在传统半导体系统的情况下，无论耦合状态如何，设置命令MRW15和MRW20都根据从外部输入的CA信号来产生。在第二耦合状态的情况下，在耦合到第二数据通道D2_CH的第一半导体芯片210中仅第二输出数据反相模式可以被设置，而在耦合到第一数据通道D1_CH的第二半导体芯片220中仅第一输出数据反相模式可以被设置。即，在每个半导体芯片中，仅对不与数据通道耦合的数据焊盘设置输出数据反相模式。[0200]然而，在图2的半导体系统200和图4的第一半导体芯片210中，不产生上述的顾虑。[0201]在第一耦合状态的情况下，由于控制信号C为“0”，因此控制信号MRW15C响应于设置命令MRW15而被使能，且控制信号MRW20C响应于设置命令MRW20而被使能。因此，可以设置输出数据反相模式，而不产生任何诸如传统技术的顾虑那样的顾虑。[0202]在第二耦合状态的情况下，由于控制信号C为“1”，因此控制信号MRW20C可以响应于设置命令MRW15而被使能，而控制信号MRW15C可以响应于设置命令MRW20而被使能。这意味着，当用于设置与第一数据通道D1_CH相对应的数据焊盘的输出数据反相模式的CA信号被输入时，在第二半导体芯片220中设置第二输出数据反相模式，而当用于设置与第二数据通道D2_CH相对应的数据焊盘的输出数据反相模式的CA信号被输入时，在第一半导体芯片210中设置第一输出数据反相模式。[0203]因此，第一半导体芯片210和第二半导体芯片220中的每个可以设置与数据通道D1_CH和D2_CH中的对应一个数据通道耦合的数据焊盘的输出数据反相模式。不会产生任何诸如在传统技术中的顾虑那样的顾虑。[0204]图18是图示根据本发明的一个实施例的半导体系统1800的示图。[0205]参见图18,半导体系统1800可以包括第一半导体芯片1810至第三半导体芯片1830和親合单元1840。[0206]第一半导体芯片1810至第三半导体芯片1830可以分别包括CA焊盘组CAGl至CAG3、时钟焊盘CKl至CK3、芯片选择焊盘CSl至CS3、下数据焊盘组DDGl至DDG3、上数据焊盘组DUGl至DUG3、耦合信息焊盘BTSl至BTS3、X8焊盘X8A至X8C以及X8S焊盘X8SA至X8SC。焊盘组可以指包括一个或更多个焊盘的组。第一半导体芯片1810至第三半导体芯片1830中的每个可以与参照图2至图13所描述的半导体芯片具有相同的配置。第一半导体芯片1810和第二半导体芯片1820可以分别以与图2的第一半导体芯片210和第二半导体芯片220的方式相同的方式来操作。[0207]耦合单元1840可以具有用于将第一半导体芯片1810至第三半导体芯片1830与半导体系统1800的外部耦合的配置。耦合单元1840可以包括CA耦合单元CA、CS耦合单元CS、CK親合单元CK、下数据親合单元DD和上数据親合单元DU。CS親合单元CS和CK親合单元CK中的每个可以包括耦合到半导体系统1800的外部以传输芯片选择信号或时钟信号的单个球。对于每个CA耦合单元CA，下数据耦合单元DD和上数据耦合单元DU可以包括耦合到半导体系统1800的外部以传输多个CA信号或多个数据信号的多个球。[0208]下数据耦合单元DD可以经由第一数据通道D1_CH中所包括的多个线路中的一些线路来与第一半导体芯片1810的下数据焊盘DDGl耦合，以及可以经由其他线路与第三半导体芯片1830的下数据焊盘组DDG3耦合。上数据耦合单元DU可以经由第二数据通道D2_CH中所包括的多个线路中的一些线路来与第二半导体芯片1820的上数据焊盘组DUG2耦合，以及可以经由其他线路来与第三半导体芯片1830的上数据焊盘组DUG3耦合。[0209]术语“X16”可以指第一数据通道D1_CH和第二数据通道D2_CH的每个中所包括的分别耦合到下数据耦合单元DD和上数据耦合单元DU的线路的数量为16。术语“X8”可以指耦合到下数据焊盘组和上数据焊盘组DDG1、DUG2、DDG3和DUG3中的每个数据焊盘组的线路的数量为8。[0210]第一半导体芯片1810至第三半导体芯片1830可以共享CA通道CA_CH，从而接收包括CA信号的CA信息以及芯片选择信号和时钟信号。虽然第一半导体芯片1810和第二半导体芯片1820中的每个仅使用给定的16个数据焊盘中的8个，但是第三半导体芯片1830可以使用全部16个数据焊盘。为此，接地电压VSS可以施加给X8焊盘X8C，电源电压VDD可以施加给X8S焊盘X8SC，以及接地电压VSS可以施加给耦合信息焊盘BTS3。[0211]对于第三半导体芯片1830,当接地电压VSS施加给X8焊盘X8C时，第三半导体芯片1830必须最初以第一读取延时操作。然而，当信号的组合施加给X8焊盘X8C且X8S焊盘X8SC包括低电平信号和高电平信号时，第三半导体芯片1830可以使用下数据焊盘组DDG3和上数据焊盘组DUG3二者来输入或输出数据，并且被设置成使得其以第二延时操作。因此，第三半导体芯片1830可以被设置成具有与第一半导体芯片1810和第二半导体芯片1820的读取延时相同的读取延时。[0212]如上所述，图18的半导体系统1800可以包括第一半导体芯片1810至第三半导体芯片1830,第一半导体芯片1810至第三半导体芯片1830具有相同的配置且根据设置而以不同的形式来输入或输出数据。[0213]图19是图示根据本发明的另一实施例的第一半导体芯片210’的示图。[0214]与图2的第一半导体芯片210不同，图19中所图示的半导体芯片210’可以将要经由耦合信息焊盘BTS1、X8焊盘X8A和X8S焊盘X8SA接收的信息储存在储存单元403中，以及可以使用储存在储存单元403中的信息BTSl、X8A和X8SA来执行与图4的第一半导体芯片210相同的操作。储存单元403可以为熔丝电路、非易失性存储电路诸如ROM只读存储器）、N0R闪存、NAND闪存、PRAM相变随机存取存储器）、RRAM电阻式随机存取存储器）、STTRAM自旋转移力矩随机存取存储器或MRAM磁随机存取存储器）或用于执行类似功能并储存数据的各种电路中的任意一种。[0215]电源电压VDD可以对应于高电平和逻辑值“Γ二者。接地电压VSS可以对应于低电平和逻辑值二者。[0216]各种实施例提供了一种半导体系统，在该半导体系统中，不同的设置信息可以储存在共享CA信息的两个或更多个半导体芯片中。[0217]此外，各种实施例提供一种半导体系统，该半导体系统根据与每个半导体芯片耦合的外部数据通道和与外部数据通道耦合的每个半导体芯片的数据焊盘组二者来合理地设置操作模式。[0218]虽然已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离所附权利要求书中所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

权利要求：1.一种半导体系统，包括：外部通道，包括命令地址CA通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及包括被输入彼此不同的值的相应的耦合信息焊盘，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片基于施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值而选择性地储存设置信息。2.如权利要求1所述的半导体系统，其中，第一半导体芯片和第二半导体芯片中的一个半导体芯片基于CA信息和输入给对应的耦合信息焊盘的值而禁止其片上终端功能，而另一个半导体芯片基于CA信息和输入给对应的耦合信息焊盘的值而使能其片上终端功能。3.如权利要求1所述的半导体系统，其中，第一值被输入给第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片的耦合信息焊盘，而第二值被输入给耦合到第二数据通道的另一个半导体芯片的耦合信息焊盘。4.如权利要求3所述的半导体系统，其中，当第一储存模式被设置时，第一半导体芯片和第二半导体芯片中的经由对应的耦合信息焊盘来接收第一值的一个半导体芯片被使能，而接收第二值的另一个半导体芯片被禁止，其中，当第二储存模式被设置时，第一半导体芯片和第二半导体芯片中的经由对应的耦合信息焊盘来接收第二值的一个半导体芯片被使能，而接收第一值的另一个半导体芯片被禁止，以及其中，经由CA通道施加给第一半导体芯片和第二半导体芯片的设置信息被储存在仅第一半导体芯片和第二半导体芯片中被使能的一个半导体芯片中。5.如权利要求1所述的半导体系统，其中，第一半导体芯片包括：多个第一CA焊盘，耦合到CA通道；以及多个第一CA缓冲器，每个第一CA缓冲器被配置成使用第一CA参考电压来缓冲输入给所述多个第一CA焊盘中的对应的一个第一CA焊盘的信号，以及其中，第二半导体芯片包括：多个第二CA焊盘，耦合到CA通道；以及多个第二CA缓冲器，每个第二CA缓冲器被配置成使用第二CA参考电压来缓冲输入给所述多个第二CA焊盘中的对应的一个第二CA焊盘的信号。6.如权利要求5所述的半导体系统，其中，第一CA训练操作为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及其中，在第一CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片重复地执行这样的操作:经由CA通道来接收设置信息，设置第一CA参考电压和第二CA参考电压中的对应的一个CA参考电压的电平，以及进入测试模式，以及接收和储存CA信息，将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。7.如权利要求6所述的半导体系统，其中，第一半导体芯片和第二半导体芯片基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及分别储存与第一CA参考电压的最优电平相对应的第一设置信息和与第二CA参考电压的最优电平相对应的第二设置信息。8.如权利要求5所述的半导体系统，其中，第二CA训练操作为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及其中，在第二CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片在进入测试模式之后重复地执行这样的操作:经由第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道来接收设置信息，以及设置第一CA参考电压和第二CA参考电压中的对应的一个CA参考电压的电平，以及接收和储存CA信息，以及将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及然后退出测试模式。9.如权利要求8所述的半导体系统，其中，第一半导体芯片和第二半导体芯片基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及分别储存与第一CA参考电压的最优电平相对应的第一设置信息和与第二CA参考电压的最优电平相对应的第二设置信息。10.如权利要求5所述的半导体系统，其中，第一半导体芯片包括：多个第一下数据焊盘和多个第一上数据焊盘；以及多个第一数据缓冲器，每个第一数据缓冲器被配置成使用第一数据参考电压来缓冲输入给所述多个第一下数据焊盘和所述多个第一上数据焊盘中的对应的一个数据焊盘的信号，以及其中，第二半导体芯片包括：多个第二下数据焊盘和多个第二上数据焊盘；以及多个第二数据缓冲器，每个第二数据缓冲器被配置成使用第二数据参考电压来缓冲输入给所述多个第二下数据焊盘和所述多个第二上数据焊盘中的对应的一个数据焊盘的信号，以及其中，所述多个第一下数据焊盘耦合到第一数据通道，而所述多个第二上数据焊盘耦合到第二数据通道，或者所述多个第一下数据焊盘耦合到第二数据通道，而所述多个第二上数据焊盘耦合到第一数据通道。11.如权利要求10所述的半导体系统，其中，写入训练操作是用于检测第一数据参考电压和第二数据参考电压的最优电平的操作，在第一数据参考电压和第二数据参考电压的最优电平处，要经由第一数据通道和第二数据通道输出给第一半导体芯片和第二半导体芯片的数据的有效窗口被最大化，以及其中，在写入训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片重复地执行这样的操作:经由CA通道来接收设置信息以及设置第一数据参考电压和第二数据参考电压中的对应的一个数据参考电压的电平，以及接收和储存数据，将储存的数据输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及改变数据的输入时间或数据选通的输入时间。12.如权利要求11所述的半导体系统，其中，第一半导体芯片和第二半导体芯片基于CA信息和输入给相应的耦合信息焊盘的值而被选择性地使能，以及分别储存与第一数据参考电压的最优电平相对应的第一设置信息和与第二数据参考电压的最优电平相对应的第二设置信息。13.如权利要求10所述的半导体系统，其中，第一半导体芯片和第二半导体芯片分别储存第一反相信息和第二反相信息，响应于第一反相信息而将要输出给所述多个第一数据焊盘和所述多个第二数据焊盘的数据选择性地反相，以及响应于第二反相信息而将要输出给所述多个第一数据焊盘和所述多个第二数据焊盘的数据选择性地反相。14.如权利要求13所述的半导体系统，其中，当所述多个第一下数据焊盘耦合到第一数据通道而所述多个第二上数据焊盘耦合到第二数据通道时，第一半导体芯片和第二半导体芯片将与第一设置命令一起输入的反相信息储存作为第一反相信息，以及将与第二设置命令一起输入的反相信息储存作为第二反相信息，以及其中，当所述多个第一下数据焊盘耦合到第二数据通道而所述多个第二上数据焊盘耦合到第一数据通道时，第一半导体芯片和第二半导体芯片将与第一设置命令一起输入的反相信息储存作为第二反相信息，以及将与第二设置命令一起输入的反相信息储存作为第二反相信息。15.—种半导体系统，包括：外部通道，包括命令地址CA通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及包括被输入彼此不同的值的相应的耦合信息焊盘，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片包括多个模式寄存器组，以及基于施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值而将设置信息选择性地储存在模式寄存器组中的一个模式寄存器组中。16.如权利要求15所述的半导体系统，其中，所述多个模式寄存器组包括：片上终端模式寄存器组、CA参考电压模式寄存器组、数据参考电压模式寄存器组、参考电压设置模式寄存器组、第一输出数据反相模式寄存器组以及第二输出数据反相模式寄存器组。17.如权利要求16所述的半导体系统，其中，当相同的设置信息根据输入给第一半导体芯片和第二半导体芯片的耦合信息焊盘的值而被储存在第一半导体芯片和第二半导体芯片的片上终端模式寄存器组中时，第一半导体芯片和第二半导体芯片中的一个半导体芯片的片上终端功能被使能，而另一个半导体芯片的片上终端功能被禁止。18.如权利要求16所述的半导体系统，其中，第一半导体芯片包括：多个CA焊盘，耦合到CA通道；以及多个第一CA缓冲器，每个第一CA缓冲器被配置成使用第一CA参考电压来缓冲输入给所述多个第一CA焊盘中的对应的一个第一CA焊盘的信号，其中，第一CA参考电压的电平根据储存在第一半导体芯片的CA参考电压模式寄存器组中的值来控制，其中，第二半导体芯片包括：多个第二CA焊盘，耦合到CA通道；以及多个第二CA缓冲器，每个第二CA缓冲器被配置成使用第二CA参考电压来缓冲输入给所述多个第二CA焊盘中的对应的一个第二CA焊盘的信号，其中，第二CA参考电压的电平根据储存在第二半导体芯片的CA参考电压模式寄存器组中的值来控制。19.如权利要求18所述的半导体系统，其中，第一CA训练操作为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及其中，在第一CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片重复地执行这样的操作:经由CA通道来接收设置信息以及将设置信息储存在CA参考电压模式寄存器组中，以及进入测试模式，以及接收和储存CA信息，将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。20.如权利要求19所述的半导体系统，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片将第一设置信息储存在对应的CA参考电压模式寄存器组中，以及其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片将第二设置信息储存在对应的CA参考电压模式寄存器组中。21.如权利要求18所述的半导体系统，其中，第二CA训练操作为用于检测第一CA参考电压和第二CA参考电压的最优电平的操作，在第一CA参考电压和第二CA参考电压的最优电平处，CA信息的有效数据窗口被最大化，以及其中，在第二CA训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片在进入测试模式之后重复地执行这样的操作:经由第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道来接收设置信息，以及将设置信息储存在CA参考电压模式寄存器组中，以及接收和储存CA信息，以及将储存的CA信息输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及退出测试模式。22.如权利要求21所述的半导体系统，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片将第一设置信息储存在对应的CA参考电压模式寄存器组中，以及其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片将第二设置信息储存在对应的CA参考电压模式寄存器组中。23.如权利要求18所述的半导体系统，其中，第一半导体芯片包括：多个第一下数据焊盘和多个第一上数据焊盘；以及多个第一数据缓冲器，每个第一数据缓冲器被配置成使用第一数据参考电压来缓冲输入给所述多个第一下数据焊盘和所述多个第一上数据焊盘中的对应的一个数据焊盘的信号，以及其中，第二半导体芯片包括：多个第二下数据焊盘和多个第二上数据焊盘；以及多个第二数据缓冲器，每个第二数据缓冲器被配置成使用第二数据参考电压来缓冲输入给所述多个第二下数据焊盘和所述多个第二上数据焊盘中的对应的一个数据焊盘的信号，以及其中，所述多个第一下数据焊盘耦合到第一数据焊盘，而所述多个第二上数据焊盘耦合到第二数据通道，或者所述多个第一下数据焊盘耦合到第二数据通道，而所述多个第二上数据焊盘耦合到第一数据通道。24.如权利要求23所述的半导体系统，其中，写入训练操作是用于检测第一数据参考电压和第二数据参考电压的最优电平的操作，在第一数据参考电压和第二数据参考电压的最优电平处，要经由第一数据通道和第二数据通道输入给第一半导体芯片和第二半导体芯片的数据的有效窗口被最大化，以及其中，在写入训练操作期间，第一半导体芯片和第二半导体芯片中的每个半导体芯片重复地执行这样的操作:经由CA通道来接收设置信息以及将设置信息储存在数据参考电压模式寄存器组中，以及进入测试模式，以及接收和储存数据，将储存的数据输出给第一数据通道和第二数据通道中的与对应的半导体芯片耦合的一个数据通道，以及改变数据的输入时间或数据选通的输入时间。25.如权利要求24所述的半导体系统，其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第一设置值储存在参考电压设置模式寄存器组中，以及基于第一设置值和输入给对应的耦合信息焊盘的值而被选择的第一半导体芯片将第一设置信息储存在对应的数据参考电压模式寄存器组中，以及其中，第一半导体芯片和第二半导体芯片中的每个半导体芯片将第二设置值储存在参考电压设置模式寄存器组中，以及基于第二设置值和输入给对应的耦合信息焊盘的值而被选择的第二半导体芯片将第二设置信息储存在对应的数据参考电压模式寄存器组中。26.如权利要求18所述的半导体系统，其中，第一半导体芯片和第二半导体芯片将反相信息储存在第一输出数据反相模式寄存器组和第二输出数据反相模式寄存器组中，根据储存在第一输出数据反相模式寄存器组中的值来将要输出给所述多个第一下数据焊盘和所述多个第二下数据焊盘的数据选择性地反相，以及根据储存在第二输出数据反相模式寄存器组中的值来将要输出给被反相的第一上数据焊盘和第二上数据焊盘的数据选择性地反相。27.如权利要求26所述的半导体系统，其中，当所述多个第一下数据焊盘耦合到第一数据通道而所述多个第二上数据焊盘耦合到第二数据通道时，第一半导体芯片和第二半导体芯片将与第一设置命令一起输入的反相信息储存在第一输出数据反相模式寄存器组中，以及将与第二设置命令一起输入的反相信息储存在第二输出数据反相模式寄存器组中，以及其中，当所述多个第一下数据焊盘耦合到第二数据通道而所述多个第二上数据焊盘耦合到第一数据通道时，第一半导体芯片和第二半导体芯片将与第一设置命令一起输入的反相信息储存在第二输出数据反相模式寄存器组中，以及将与第二设置命令一起输入的反相信息储存在第一输出数据反相模式寄存器组中。

百度查询： 爱思开海力士有限公司 半导体系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD