【发明授权】显示装置和使用该显示装置的多屏显示装置_乐金显示有限公司_201711077383.2 

申请/专利权人:乐金显示有限公司

申请日:2017-11-06

发明/设计人:金汉锡;金珍永;朴宰佑

公开(公告)日:2021-04-13

代理机构:北京律诚同业知识产权代理有限公司

公开(公告)号:CN108267901B

代理人:徐金国

主分类号:G02F1/1345(20060101)

地址:韩国首尔

分类号:G02F1/1345(20060101);G02F1/1333(20060101);H01L27/32(20060101)

优先权:["20161230 KR 10-2016-0184459"]

专利状态码:有效-授权

法律状态:2021.04.13#授权;2018.08.03#实质审查的生效;2018.07.10#公开

摘要:公开了一种显示装置和使用该显示装置的多屏显示装置,其包括最小化的边框区域。所述显示装置包括:显示基板,所述显示基板包括多个子像素和数据焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述数据焊盘部以一一对应的关系连接至所述多条数据线的每一条;以及贴附至所述数据焊盘部的数据路由线膜,所述数据路由线膜包括分别连接至所述多条数据线的多条数据路由线,其中所述数据路由线膜紧密贴附至所述显示基板,以围绕所述数据焊盘部、所述显示基板的一个侧面、以及与所述数据焊盘部交叠的所述显示基板的后表面。

主权项:1.一种显示装置,包括:显示基板,所述显示基板包括多个子像素和数据焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述数据焊盘部以一一对应的关系连接至所述多条数据线的每一条,每个子像素包括钝化层、所述钝化层上的发光器件、像素电极、和公共电极;平坦化层,所述平坦化层覆盖所述钝化层以及所述发光器件;以及贴附至所述数据焊盘部的数据路由线膜,所述数据路由线膜包括分别连接至所述多条数据线的多条数据路由线,其中所述数据路由线膜紧密贴附至所述显示基板,以围绕所述数据焊盘部、所述显示基板的一个侧面、以及与所述数据焊盘部交叠的所述显示基板的后表面,其中所述像素电极和所述公共电极的每一个设置在所述平坦化层的顶部上,并且其中所述平坦化层位于所述像素电极与所述钝化层之间以及所述公共电极与所述钝化层之间。

全文数据:显示装置和使用该显示装置的多屏显示装置[0001]相关申请的交叉引用[0002]本申请要求于2016年12月30日提交的韩国专利申请No.10-2016-0184459的权益,在此援引该专利申请作为参考,如同在这里完全阐述一样。技术领域[0003]本发明涉及一种显示装置和使用该显示装置的多屏显示装置。背景技术[0004]除电视TV和监视器的显示屏以外,液晶显示LCD装置还被广泛用作笔记本电脑、平板电脑、智能电话、便携式显示装置和便携式信息装置的显示屏。[0005]IXD装置和有机发光显示装置通过使用薄膜晶体管(TFT作为开关元件来显示图像。因为LCD装置不能自发光,所以LCD装置通过使用从设置在液晶显示面板下方的背光单元发射的光来显示图像。因为LCD装置包括背光单元,所以LCD装置的设计受到限制,并且亮度和响应速度降低。因为有机发光显示装置包括有机材料,所以有机发光显示装置易受水分影响,导致可靠性和寿命的降低。[0006]近来,正在进行对包括发光器件的发光二极管显示装置的研究和开发。发光二极管显示装置具有较高的图像质量和较高的可靠性,因而作为下一代显示装置吸引了很多关注。[0007]相关技术的发光二极管显示装置是通过将发光器件转移到薄膜晶体管TFT阵列基板上来进行制造的,由于针对发光器件的转移工艺中花费的转移工艺时间,与具有相对较小尺寸的面板相比,当前的转移技术对于具有相对较大尺寸的显示装置更有利。[0008]然而,相关技术的发光二极管显示装置包括连接至显示基板的像素驱动线的焊盘部、以及用于覆盖附接在焊盘部上的显示驱动电路单元的设备,由于这个原因,边框区域由于该设备而增大。[0009]而且,在相关技术的发光二极管显示装置被制造成具有大尺寸的情形中,像素数量增加,由于这个原因,发光器件的转移出错率增加,导致生产率降低。为了解决这种问题,近来对实现大尺寸屏幕并且通过连接具有相对较小尺寸的两个或更多个发光二极管显示装置来实现的多屏显示装置进行了研究和开发。然而,在多屏显示装置中,由于两个或更多个发光二极管显示装置的每一个的边框区域,在彼此耦接的显示装置之间存在接缝或边界部分)。当在整个屏幕上显示一个图像时,边界部分导致整个屏幕的不连续感,从而导致用户的观看沉浸度的降低。发明内容[0010]因此,本发明旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的显示装置和使用该显示装置的多屏显示装置。[0011]本发明的一个方面旨在提供一种包括最小化边框区域的显示装置和使用该显示装置的多屏显示装置。[0012]本发明的另一个方面旨在提供一种多屏显示装置,其中相邻显示装置之间的边界部分被最小化。[0013]在下面的描述中将部分列出本发明的附加优点和特征,这些优点和特征的一部分根据所属领域普通技术人员对下文的研究将变得显而易见或者可通过本发明的实施领会至IJ。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。[0014]为了实现这些和其他优点并根据本发明的意图,如在此具体化和概括描述的,提供了一种显示装置,包括:显示基板,所述显示基板包括多个子像素和数据焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述数据焊盘部以一一对应的关系连接至所述多条数据线的每一条;以及贴附至所述数据焊盘部的数据路由线膜,所述数据路由线膜包括分别连接至所述多条数据线的多条数据路由线,其中所述数据路由线膜紧密贴附至所述显示基板,以围绕所述数据焊盘部、所述显示基板的一个侧面、以及与所述数据焊盘部交叠的所述显示基板的后表面。[0015]所述显示装置可进一步包括栅极路由线膜,所述栅极路由线膜包括分别连接至所述多条栅极线的多条栅极路由线。所述显示基板可进一步包括栅极焊盘部,所述栅极焊盘部以一一对应的关系连接至所述多条栅极线的每一条,并且所述栅极路由线膜可紧密贴附至所述显示基板,以围绕所述栅极焊盘部、所述显示基板的另一个侧面、以及与所述栅极焊盘部交叠的所述显示基板的后表面。[0016]所述数据路由线膜和所述栅极路由线膜的每一个可包括遮光层。[0017]在本发明的另一个方面中,提供了一种显示装置,包括:显示基板,所述显示基板包括多个子像素和焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述焊盘部以一一对应的关系连接至所述多条数据线的每一条;以及贴附至所述焊盘部的路由线膜,所述路由线膜包括分别连接至所述多条数据线的多条数据路由线或者分别连接至所述多条栅极线的多条栅极路由线,其中所述路由线膜贴附在位于所述显示基板的前边缘中的焊盘部上。[0018]在本发明的另一个方面中,提供了一种多屏显示装置,包括多个屏幕模块,所述多个屏幕模块的每一个包括显示装置;和将所述多个屏幕模块的侧表面耦接的多个模块耦接部件。所述显示装置包括:显示基板,所述显示基板包括多个子像素和数据焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述数据焊盘部以一一对应的关系连接至所述多条数据线的每一条;以及贴附至所述数据焊盘部的数据路由线膜,所述数据路由线膜包括分别连接至所述多条数据线的多条数据路由线,其中所述数据路由线膜紧密贴附至所述显示基板,以围绕所述数据焊盘部、所述显示基板的一个侧面、以及与所述数据焊盘部交叠的所述显示基板的后表面。[0019]应当理解,本发明前面的大体性描述和下面的详细描述都是例示性的和解释性的,旨在对要求保护的本发明提供进一步的解释。附图说明[0020]给本发明提供进一步理解并且并入本申请构成本申请一部分的附图图解了本发明的实施方式,并与说明书一起用于解释本发明的原理。在附图中:[0021]图1是图解根据本发明一实施方式的显示装置的示图;[0022]图2是图解根据本发明一实施方式的显示装置的后表面的示图;[0023]图3是图1中所示的单位像素的电路图;[0024]图4和5是沿图2中所示的线Ι-Γ截取的示意性剖面图;[0025]图6是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的平面结构的示图;[0026]图7到10是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的剖面结构的示图;[0027]图11是用于描述根据本发明一实施方式的显示装置的显示基板的示图;[0028]图12是用于描述图11中所示的一个子像素的结构的剖面图;[0029]图13是用于描述图12中所示的发光器件的结构的剖面图;[0030]图14是用于描述根据本发明一实施方式的设置在单位像素中的凹部的平面图;[0031]图15是沿图14中所示的线ΙΙ-ΙΓ截取的剖面图;[0032]图16和17是用于描述根据本发明一实施方式的凹部的改型实施方式的示图;[0033]图18和19是沿图14中所示的线ΙΙ-ΙΓ截取的其他剖面图;[0034]图20是用于描述根据本发明一实施方式的多屏显示装置的示图;[0035]图21是沿图20中所示的线ΙΙΙ-ΙΙΓ截取的剖面图;以及[0036]图22A和22B是显示由相关技术的多屏显示装置和根据本发明一实施方式的多屏显示装置显示的各个图像的示图。具体实施方式[0037]现在将详细参考本发明的示例性实施方式进行描述,附图中图解了这些实施方式的一些例子。尽可能地将在整个附图中使用相同的参考标记表示相同或相似的部分。[0038]将通过参照附图描述的下列实施方式阐明本发明的优点和特征以及其实现方法。然而,本发明可以以不同的形式实施,不应解释为限于在此列出的实施方式。而是,提供这些实施方式是为了使本公开内容全面和完整,并将本发明的范围充分地传递给所属领域技术人员。此外,本发明仅由权利要求书的范围限定。[0039]为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例,因而本发明不限于图示的细节。相似的参考标记通篇表示相似的要素。在下面的描述中,当确定对相关已知技术的详细描述会不必要地使本发明的重点模糊不清时,将省略该详细描述。[0040]在本申请中使用“包括”、“具有”和“包含”进行描述的情况下,可添加其他部分,除非使用了“仅”。[0041]在解释一要素时,尽管没有明确说明,但该要素应解释为包含误差范围。[0042]在描述位置关系时,例如,当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时,可在这两部分之间设置一个或多个其他部分,除非使用了“正好”或“直接”。[0043]在描述时间关系时,例如当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时,可包括不连续的情况,除非使用了“正好”或“直接”。[0044]将理解到,尽管在此可使用术语“第一”、“第二”等来描述各种要素,但这些要素不应被这些术语限制。这些术语仅仅是用来彼此区分要素。例如,在不背离本发明的范围的情况下,第一要素可能被称为第二要素,相似地,第二要素可能被称为第一要素。[0045]第一水平轴方向、第二水平轴方向和垂直轴方向不应当仅解释为之间关系是严格垂直的几何关系,而是在本发明的要素功能性地操作的范围内,其可指具有更宽的方向性。[0046]术语“至少一个”应当理解为包括相关所列项目中的一个或多个的任意和所有组合。例如,“第一项目、第二项目和第三项目中的至少一个”的含义是指选自第一项目、第二项目和第三项目中的两个或更多个项目的所有项目的组合以及第一项目、第二项目或第三项目。[0047]所属领域技术人员能够充分理解到,本发明各实施方式的特征可彼此部分或整体地结合或组合,且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施,或者以相互依赖的关系共同实施。[0048]下文中,将参照附图详细描述根据本发明的显示装置和使用该显示装置的多屏显示装置的示例性实施方式。在本申请中,在每幅图中为要素添加参考标记时,应当注意,对于要素来说尽可能使用在其他图中已用来表示相似要素的相似参考标记。在下面的描述中,当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时,将省略该详细描述。[0049]图1是图解根据本发明一实施方式的显示装置的示图。图2是图解根据本发明一实施方式的显示装置的后表面的示图。图3是图1中所示的单位像素的电路图。图4是沿图2中所示的线1-1’截取的示意性剖面图。[0050]参照图1到4,根据本实施方式的显示装置可包括显示基板10和数据路由线膜dataroutingfilm20。[0051]显示基板10可定义为薄膜晶体管TFT阵列基板。根据一实施方式的显示基板10可包括基片baseplate100、多条像素驱动线、以及多个子像素SPl到SP3。[0052]基片100可由玻璃或塑料材料形成,例如可由玻璃材料形成。根据一实施方式的基片100可包括显示区域或有效区域AA和非显示区域或无效区域)IA。显示区域AA可定义为基片100的除边缘以外的中心区域。非显示区域IA可定义为围绕显示区域AA并可与基片100的边缘交叠。非显示区域IA可具有相对非常窄的宽度并且可定义为边框区域。[0053]像素驱动线可设置在基片100的前表面IOOa上并且可提供对于多个子像素SPl到SP3的每一个来说必要的信号。根据一实施方式的像素驱动线可包括多条数据线DL、多条栅极线GL、多条驱动电源线DPL和多条公共电源线CPL。[0054]多条数据线DL可设置在基片100的前表面IOOa上,可沿第二水平轴方向Y进行长度延伸,可沿第一水平轴方向X排列,并且可彼此间隔开某一间隔(certaininterval。在此,第一水平轴方向X可与显示装置的第一长度方向X,例如显示装置的长边长度方向或宽度方向widthwisedirection平行,第二水平轴方向Y可与显示装置的第二长度方向Y,例如显示装置的短边长度方向或长度方向(lengthwisedirection平行。[0055]多条栅极线GL可设置在基片100的前表面IOOa上以与多条数据线DL交叉,可沿第一水平轴方向X进行长度延伸,可沿第二水平轴方向Y排列,并且可彼此间隔开某一间隔。[0056]多条驱动电源线DPL可与多条数据线DL平行地设置在基片100上并且可与多条数据线DL—起形成。多条驱动电源线DPL的每一条可将从外部提供的像素驱动电力提供至相邻的子像素SPl到SP3。[0057]多条公共电源线CPL可与多条栅极线GL平行排列在基片100上并且可与多条栅极线GL—起形成。多条公共电源线CPL的每一条可将外部提供的公共电力提供至相邻的子像素SPl到SP3。[0058]多个子像素SPl到SP3可分别设置在通过栅极线GL和数据线DL的交叉部分限定的多个子像素区域中。多个子像素SPl到SP3的每一个可以定义为与实际发光的最小单元对应的区域。[0059]至少三个相邻的子像素SPl到SP3可构成用于显示色彩的一个单位像素UP。例如,一个单位像素UP可包括沿第一水平轴方向X彼此相邻的红色子像素SP1、绿色子像素SP2和蓝色子像素SP3,并且可进一步包括用于提高亮度的白色子像素。[0060]任选地,每条驱动电源线DPL可设置在多个单位像素UP的一个相应单位像素中。在这种情形中,构成每个单位像素UP的至少三个子像素SPl到SP3可共享一条驱动电源线DPL。因此,减少了用于驱动每个子像素SPl到SP3的驱动电源线的数量,并且与驱动电源线减少的数量成比例,每个单位像素UP的开口率增加或每个单位像素UP的尺寸减小。[0061]根据一实施方式的多个子像素SPl到SP3的每一个可包括像素电路PC和发光器件150〇[0062]像素电路PC可设置在每个子像素SP中限定的电路区域中并且可连接至与之相邻的栅极线GL、数据线DL和驱动电源线DPL。像素电路PC可基于通过驱动电源线DPL提供的像素驱动电力,根据响应于通过栅极线GL提供的扫描脉冲而通过数据线DL提供的数据信号来控制发光器件150中流动的电流。根据一实施方式的像素电路PC可包括开关TFTTl、驱动TFTT2和电容器Cst。[0063]开关TFTTl可包括连接至栅极线GL的栅极电极、连接至数据线DL的第一电极、以及连接至驱动TFTT2的栅极电极Nl的第二电极。在此,根据电流的方向,开关TFTTl的第一电极和第二电极的每一个可以是源极电极或漏极电极。开关TFTTl可根据通过栅极线GL提供的扫描脉冲而导通并且可将通过数据线DL提供的数据信号提供至驱动TFTT2。[0064]驱动TFTT2可被通过开关TFTTl提供的电压和或电容器Cst的电压导通,以控制从驱动电源线DPL流到发光器件150的电流的量。为此,根据一实施方式的驱动TFTT2可包括连接至开关TFTTl的第二电极Nl的栅极电极、连接至驱动电源线DPL的漏极电极、以及连接至发光器件150的源极电极。驱动TFTT2可根据通过开关TFTTl提供的数据信号控制从驱动电源线DPL流到发光器件150的数据电流,由此使发光器件150发光。[0065]电容器Cst可设置在驱动TFTT2的栅极电极Nl与源极电极之间的交叠区域中,可存储与提供至驱动TFTT2的栅极电极的数据信号对应的电压,并且可利用存储的电压导通驱动TFTT2。[0066]任选地,像素电路PC可进一步包括用于补偿驱动TFTT2的阈值电压偏移的至少一个补偿TFT,并且可进一步包括至少一个辅助电容器。基于TFT和辅助电容器的数量,像素电路PC可被额外提供诸如初始化电压之类的补偿电力。因此,根据本实施方式的像素电路PC可通过对于有机发光显示装置的每个像素来说相同的电流驱动方式驱动发光器件150,因而可被对于所属领域技术人员来说已知的有机发光显示装置的像素电路替换。[0067]发光器件150可设置在多个子像素SPl到SP3的每一个中。发光器件150可电连接至相应子像素SP的像素电路PC和相应的公共电源线CPL,因而可利用从像素电路PCS卩,驱动TFTT2流到公共电源线CPL的电流发光。根据一实施方式的发光器件150可以是发射红色光、绿色光、蓝色光和白色光之一的发光二极管或微型发光二极管芯片。在此,微型发光发光二极管芯片可具有Ιμπι到ΙΟΟμπι的尺度,但不限于此。在其他实施方式中,微型发光发光二极管芯片可具有一尺寸,该尺寸小于在相应子像素区域中除被像素电路PC占据的电路区域以外的发光区域的尺寸。[0068]根据一实施方式的显示基板10可进一步包括设置在一个非显示区域中的数据焊盘部DPP和设置在另一非显示区域中的栅极焊盘部GPP。在此,显示基板10的一个非显示区域可在二维上定义为基片100的前表面IOOa的下边缘,显示基板10的另一非显示区域可在二维上定义为二维基片100的前表面IOOa的右边缘。然而,本实施方式不限于此。[0069]数据焊盘部DPP可设置在基片100的一个非显示区域中。数据焊盘部DPP可包括多个数据焊盘,多个数据焊盘以一一对应的关系分别连接至多条数据线的相应一端并且每个数据焊盘包括暴露于基片100的前表面的部分。[0070]栅极焊盘部GPP可设置在基片100的另一个非显示区域中。栅极焊盘部GPP可包括多个栅极焊盘,多个栅极焊盘以一一对应的关系分别连接至多条栅极线的相应一端并且每个栅极焊盘包括暴露于基片100的前表面的部分。[0071]此外,根据一实施方式的显示基板10可包括设置在上部角CPl中的倾斜部或弯曲部,上部角CPl位于前表面IOOa与每个侧表面之间。就是说,显示基板10的上部角CPl可通过倒角工艺(chamferprocess以某一角度或某一长度被倒角,或者可通过研磨工艺grindingprocess或基板圆化工艺被圆化为具有某一曲率。同样地,根据一实施方式的显示基板10可包括设置在下部角CP2中的倾斜部或弯曲部,下部角CP2位于后表面IOOb与每个侧表面之间。就是说,显示基板10的下部角CP2可通过倒角工艺以某一角度或某一长度被倒角,或者可通过研磨工艺或基板圆化工艺被圆化为具有某一曲率。因此,在本实施方式中,显示基板10的每个角可以是倾斜的且不是尖锐的,或者可具有弯曲形状,因而数据路由线膜和栅极路由线膜可紧密贴附到显示基板10的每个侧面。[0072]任选地,根据一实施方式的显示基板10的每个侧面可通过研磨工艺(或基板圆化工艺而包括具有某一曲率的弯曲表面例如,具有半圆形或半椭圆形的剖面)。[0073]数据路由线膜20可通过数据焊盘部DPP给多条数据线DL的每一条提供数据信号。根据一实施方式的数据路由线膜20可包括分别连接至多条数据线DL的多条数据路由线DRL,并且数据路由线膜20可贴附至数据焊盘部DPP。在这种情形中,数据路由线膜20可直接贴附至显示基板10,以围绕数据焊盘部DPP、显示基板10的一个侧面、以及显示基板10的与数据焊盘部DPP交叠的后表面100b。在此,暴露于数据路由线膜20的一个边缘的多条数据路由线DRL可通过导电粘合部件分别电连接至多个数据焊盘。[0074]数据路由线膜20可直接贴附(或接合)至与数据焊盘部DPP交叠的基片100的前边缘、与基片100的前边缘接触的基片100的一个侧面、以及基片100的一个边缘其包括与数据焊盘部DPP交叠的基片100的后边缘),由此围绕基片100的一个边缘。在这种情形中,因为数据路由线膜20具有柔性,所以数据路由线膜20可以以形或与基片100的一个边缘匹配的形状进行弯曲并且可紧密贴附至基片100的一个边缘。因此,在本实施方式中,数据路由线膜20可围绕包括数据焊盘部DPP的基片100的一个边缘,由此使由于贴附至数据焊盘部DPP的数据路由线膜20导致的显示基板10的一个边框区域的增加最小化。[0075]根据本实施方式的显示装置可进一步包括栅极路由线膜30。[0076]栅极路由线膜30可通过栅极焊盘部GPP给多条栅极线GL的每一条提供扫描脉冲。根据一实施方式的栅极路由线膜30可包括分别连接至多条栅极线GL的多条栅极路由线GRL,并且栅极路由线膜30可贴附至栅极焊盘部GPP。在这种情形中,栅极路由线膜30可直接贴附至显示基板10,以围绕栅极焊盘部GPP、显示基板10的另一个侧面、以及显示基板10的与栅极焊盘部GPP交叠的后表面100b。在此,暴露于栅极路由线膜30的一个边缘的多条栅极路由线GRL可通过导电粘合部件分别电连接至多个栅极焊盘。[0077]栅极路由线膜30可直接贴附(或接合至与栅极焊盘部GPP交叠的基片100的前边缘、与基片100的前边缘接触的基片100的另一个侧面、以及基片100的另一个边缘其包括与栅极焊盘部GPP交叠的基片100的后边缘),由此围绕基片100的另一个边缘。在这种情形中,因为栅极路由线膜30具有柔性,所以栅极路由线膜30可以以形或与基片100的另一个边缘匹配的形状进行弯曲并且可紧密贴附至基片100的另一个边缘。因此,在本实施方式中,栅极路由线膜30可围绕包括栅极焊盘部GPP的基片100的另一个边缘,由此使由于贴附至栅极焊盘部GPP的栅极路由线膜30导致的显示基板10的另一个边框区域的增加最小化。[0078]根据本实施方式的显示装置可进一步包括第一柔性印刷电路膜40、第二柔性印刷电路膜50和显示驱动电路单元60。[0079]第一柔性印刷电路膜40可电连接至显示基板10,S卩,设置在基片100的后表面的一侧上的数据路由线膜20的另一个边缘。就是说,在基片100的后表面的一侧中,第一柔性印刷电路膜40可电接合至数据路由线膜20的另一个边缘并且可以以一一对应的关系连接至设置在数据路由线膜20上的多条数据路由线DRL的每一条。在此,暴露于数据路由线膜20的另一个边缘的多条数据路由线DRL可通过导电粘合部件分别连接至位于第一柔性印刷电路膜40上的多条第一信号传输线。第一柔性印刷电路膜40可将从显示驱动电路单元60提供的数据信号传输至多条数据路由线DRL的每一条。[0080]基于暴露于数据路由线膜20的另一个边缘的多条数据路由线DRL的每一条的位置,根据一实施方式的第一柔性印刷电路膜40可贴附至数据路由线膜20的前表面20a或后表面20b。[0081]例如,在因为数据路由线膜20的另一个边缘贴附至基片100的后表面100b,所以暴露于数据路由线膜20的另一个边缘的多条数据路由线DRL的每一条面对显示基板10的后表面而不是直接面对基片100的后表面IOOb的情形中,如图4中所示,第一柔性印刷电路膜40可贴附至数据路由线膜20的前表面20a。[0082]作为另一个示例,在暴露于数据路由线膜20的另一个边缘的多条数据路由线DRL的每一条直接面对基片100的后表面IOOb的情形中,如图5中所示,第一柔性印刷电路膜40可贴附至数据路由线膜20的后表面20b并且可通过使用诸如双面胶带之类的膜支撑部件45贴附至基片100的后表面l〇〇b。就是说,第一柔性印刷电路膜40可设置在基片100的后表面IOOb与数据路由线膜20的另一个边缘之间。[0083]第二柔性印刷电路膜50可电连接至显示基板10,S卩,设置在基片100的后表面的另一侧上的栅极路由线膜30的另一个边缘。就是说,在基片100的后表面的另一侧中,第二柔性印刷电路膜50可电接合至栅极路由线膜30的另一个边缘并且可以以一一对应的关系连接至位于栅极路由线膜30上的多条栅极路由线GRL的每一条。在此,暴露于栅极路由线膜30的另一个边缘的多条栅极路由线GRL可通过导电粘合部件分别连接至位于第二柔性印刷电路膜50上的多条第二信号传输线。第二柔性印刷电路膜50可将从显示驱动电路单元60提供的扫描脉冲传输至多条栅极路由线GRL的每一条。[0084]与第一柔性印刷电路膜40类似,基于暴露于栅极路由线膜30的另一个边缘的多条栅极路由线GRL的每一条的位置,根据一实施方式的第二柔性印刷电路膜50可贴附至栅极路由线膜30的前表面或后表面。[0085]显示驱动电路单元60可电连接至第一柔性印刷电路膜40和第二柔性印刷电路膜50的每一个。显示驱动电路单元60可产生数据信号以将数据信号输出至第一柔性印刷电路膜40并且可产生扫描脉冲以将扫描脉冲输出至第二柔性印刷电路膜50。根据一实施方式的显示驱动电路单元60可包括印刷电路板PCB61、数据驱动电路63、栅极驱动电路65和时序控制器67。[0086]PCB61设置在显示基板10上,S卩,基片100的后表面上。PCB61可电连接至暴露于第一柔性印刷电路膜40的另一个边缘的多条第一信号传输线并且可电连接至暴露于第二柔性印刷电路膜50的另一个边缘的多条第二信号传输线。[0087]数据驱动电路63可安装在PCB61上并且可产生要被提供至多条数据线DL的数据信号,以将数据信号输出至第一柔性印刷电路膜40。根据一实施方式的数据驱动电路63可接收从时序控制器67提供的子像素数据和数据控制信号,将子像素数据转换为基于子像素的模拟数据电压,并且将模拟数据电压输出至相应数据线DL。任选地,数据驱动电路63可由多个数据驱动集成电路(IC实现而不安装在PCB61上,其可安装在第一柔性印刷电路膜40上。[0088]栅极驱动电路65可安装在PCB61上并且可产生要被提供至多条栅极线GL的扫描脉冲,以将扫描脉冲输出至第二柔性印刷电路膜50。根据一实施方式的栅极驱动电路65可基于从时序控制器67提供的栅极控制信号产生扫描脉冲并且可按预定顺序将产生的扫描脉冲输出至第二柔性印刷电路膜50。任选地,栅极驱动电路65可由多个栅极驱动IC实现而不安装在PCB61上,其可安装在第二柔性印刷电路膜50上。任选地,栅极驱动电路65可以是直接设置在显示基板10上,即设置在基片100的另一个非显示区域中并且以一一对应的关系连接至多条栅极线GL的每一条的移位寄存器电路。在栅极驱动电路65由移位寄存器电路构成时,第二柔性印刷电路膜50和栅极路由线膜30可仅执行将从时序控制器67提供的栅极控制信号传输至栅极驱动电路65的功能,因而相比数据路由线膜20,栅极路由线膜30具有相对较小的尺寸。[0089]在根据一实施方式的显示装置中,电连接至各个焊盘部DPP和GPP的路由线膜20和30可紧密贴附至显示基板10S卩,基片100的边缘),由此使由于路由线膜20和30导致的边框区域的增加最小化。就是说,设置在显示基板10的前表面IOOa上的焊盘部DPP和GPP可通过紧密贴附至基片100的边缘的路由线膜20和30电连接至位于显示基板10的后表面上的显示驱动电路单元60,因而根据本实施方式的显示装置具有最小化的边框区域BA。因此,根据本实施方式的显示装置具有适于将多屏显示装置中彼此耦接的显示装置之间的边界部分最小化的边框区域BA。[0090]图6是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的平面结构的示图。[0091]与图1一起参照图6,根据一实施方式的数据路由线膜20可包括多条数据路由线DRL并且可包括根据贴附至显示基板10,即基片100的位置而彼此不同的第一区域AU第二区域A2和第三区域A3。[0092]第一区域Al可具有第一宽度Wl并且可贴附至数据焊盘部DPP。就是说,第一区域Al可定义为与多条数据路由线DRL的每一条的一个边缘交叠并贴附至数据焊盘部DPP的区域。第一区域Al可具有用于覆盖设置在显示基板100上的数据焊盘部DPP的整个部分的第一宽度价和第一长度L1。在此,第一宽度^可设为等于或大于连接至第一条数据线的第一个数据焊盘与连接至最后一条数据线的最后一个数据焊盘之间的长度并且设为小于与栅极线GL的长度方向平行的基片100的长边长度。此外,第一长度Ll可设为等于或小于其上设置有数据焊盘部DPP的显示基板10的一个非显示区域IA的宽度。[0093]第二区域A2可具有与第一宽度Wl不同的第二宽度W2,可从第一区域Al延伸并且可紧密贴附至显示基板10的一个侧面。就是说,第二区域A2可定义为与多条数据路由线DRL的每一条的中部交叠并且紧密贴附至显示基板10的一个侧面的区域。[0094]根据一实施方式的第二区域A2的宽度可在从第一区域Al到第三区域A3的方向上逐渐变窄。就是说,在第二区域A2在整个数据路由线膜20上具有第一宽度Wl的情形中,数据路由线膜20在基片100的后边缘中与栅极路由线膜30交叠或干扰,因而,为了解决这种干扰问题,第二区域A2可延伸成具有比第一宽度Wl窄并且在从第一区域Al到基片100的后表面IOOb的方向上逐渐减小的第二宽度W2。在这种情形中,第二区域A2的宽度可在向着宽度的中心的方向上减小,因而第二区域A2的两个侧表面可在第一区域Al与第三区域A3之间倾斜。因此,第二区域A2的两个侧表面可在从基片100的前表面IOOa到后表面IOOb的方向上与基片100的短边逐渐分开。[0095]根据一实施方式的第二区域A2的第二宽度W2可设定在基于多条数据路由线DRL之间的基准行距referencelinepitch,在基片100的后边缘中不与栅极路由线膜30交叠或干扰的范围内。此外,第二区域A2可具有与基片100的厚度或高度对应的第二长度L2。[0096]第三区域A3可从第二区域A2延伸以具有第二宽度W2并且可部分地或整体贴附至显示基板10的后表面l〇〇b。就是说,第三区域A3可定义为与多条数据路由线DRL的每一条的另一边缘交叠并且设置在显示基板10的后边缘中的区域。第三区域A3可以是连接至第一柔性印刷电路膜40的区域并且可具有在能够易于执行膜贴附工艺的范围内的第三长度L3。此夕卜,第三区域A3可具有根据数据路由线DRL的数量而递减的宽度。[0097]任选地,根据一实施方式的数据路由线膜20可进一步包括设置在第一区域Al与第二区域A2之间的边界部分中的至少一条第一半切线HCL1、以及设置在第二区域A2与第三区±或八3之间的边界部分中的至少一条第二半切线HCL2。[0098]至少一条第一半切线HCLl可凹入地设置在数据路由线膜20中,以具有半圆形、三角形或四边形的剖面。至少一条第一半切线HCLl能使数据路由线膜20易于在基片100的上部角CPl见图4中弯曲并且使由于弯曲且紧密贴附至基片100的上部角的数据路由线膜20的弯曲应力所导致的对数据路由线DRL的损坏最小化。[0099]至少一条第二半切线HCL2可凹入地设置在数据路由线膜20中,以具有半圆形、三角形或四边形的剖面。至少一条第二半切线HCL2能使数据路由线膜20易于在基片100的下部角CP2见图4中弯曲并且使由于弯曲且紧密贴附至基片100的下部角的数据路由线膜20的弯曲应力所导致的对数据路由线DRL的损坏最小化。[0100]根据一实施方式的栅极路由线膜30可包括多条栅极路由线GRL并且可包括根据贴附至显示基板10,即基片100的位置而彼此不同的第一区域AU第二区域A2和第三区域A3。除了第一区域Al的第一宽度Wl设为等于或大于栅极焊盘部中包括的第一个栅极焊盘与最后一个栅极焊盘之间的长度并且设为小于与数据线DL的长度方向平行的基片100的短边长度以外,包括第一到第三区域Al到A3的栅极路由线膜30与上述数据路由线膜20相同,因而不再重复其详细描述。[0101]任选地,与数据路由线膜20类似,根据一实施方式的栅极路由线膜30可进一步包括设置在第一区域Al与第二区域A2之间的边界部分中的至少一条第一半切线HCL1、以及设置在第二区域A2与第三区域A3之间的边界部分中的至少一条第二半切线HCL2。[0102]图7是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的剖面结构的示图。[0103]与图1和6—起参照图7,根据一实施方式的数据路由线膜20可包括基膜21和线层23〇[0104]基膜21或基核basecore可由柔性材料例如,聚酰亚胺形成,从而围绕显示基板10的一个边缘并且紧密贴附至所述一个边缘。如图6中所示,基膜21可包括第一到第三区域Al到A3。[0105]线层23可包括设置在基膜21的第一表面FS上的多条数据路由线DRL。线层23可包括诸如铜Cu、金Au、银Ag、铝Al、镍Ni和锡Sn或其合金之类的导电金属之一。线层23可直接形成在基膜21上,或者可被制造成片型并可通过使用粘合部件粘附至基膜21。在此,基膜21的第一表面FS可定义为基膜21的前表面,其与直接面对显示基板10的相反表面相对。[0106]根据一实施方式的数据路由线膜20可进一步包括遮光层25。[0107]遮光层25可遍布与基膜21的第一表面FS相对的基膜21的第二表面RS设置。在此,基膜21的第二表面RS可定义为直接面对显示基板10的基膜21的后表面。遮光层25防止由从每个子像素SP发射的光中的、传播至基片100中的最外侧表面的光导致的侧面光泄漏。为此,根据一实施方式的遮光层25可包括光吸收材料并且可包括黑矩阵、黑硅或黑胶带。[0108]根据一实施方式的数据路由线膜20可进一步包括绝缘层27。[0109]绝缘层27可设置在基膜21的第一表面FS上以覆盖线层23。根据一实施方式的绝缘层27可包括诸如聚酰亚胺之类的绝缘材料。例如,绝缘层27可直接形成在基膜21上以覆盖线层23,或者可被制造成片型并可通过使用粘合部件粘附至基膜21以覆盖线层23。绝缘层27可将线层23电绝缘并且可防止线层23被来自外部的撞击损坏。[0110]任选地,根据一实施方式的数据路由线膜20可进一步包括设置在第一区域Al与第二区域A2之间的边界部分中的至少一条第一半切线HCL1、以及设置在第二区域A2与第三区±或八3之间的边界部分中的至少一条第二半切线HCL2。[0111]至少一条第一半切线HCLl和至少一条第二半切线HCL2的每一个可穿过遮光层25而凹入地设置在基膜21中,以具有三角形的剖面,并且其深度或高度可设为等于或小于遮光层25的厚度与基膜21的一半厚度之和。[0112]根据一实施方式的数据路由线膜20可包括第一端子TPl和第二端子TP2。[0113]第一端子TPl可由在第一区域Al中朝向基膜21的后表面而暴露的多条数据路由线DRL的每一条的一个边缘提供。为此,可通过切割工艺去除基膜21的一个边缘和与这一个边缘交叠的遮光层25,因而多条数据路由线DRL的每一条的一个边缘可朝向基膜21的后表面暴露,以充当第一端子TP1,并且如图4或5中所示,多条数据路由线DRL的每一条的一个边缘可电连接至数据焊盘部。[0114]第二端子TP2可由在第三区域A3中朝向基膜21的前表面而暴露的多条数据路由线DRL的每一条的另一个边缘提供。为此,与基膜21的另一个边缘交叠的绝缘层27可通过切割工艺被去除,或者绝缘层27可设置在除基膜21的另一个边缘以外的其他区域中。因此,多条数据路由线DRL的每一条的另一个边缘可朝向基膜21的前表面暴露,以充当第二端子TP2,并且如图4中所示,多条数据路由线DRL的每一条的另一个边缘可电连接至第一柔性印刷电路膜40。[0115]根据一实施方式的栅极路由线膜30可以以与上述数据路由线膜20相同的结构设置,充当第一端子TPl的多条栅极路由线GRL的每一条的一个边缘可电连接至栅极焊盘部GPP,并且充当第二端子TP2的多条栅极路由线GRL的每一条的另一个边缘可电连接至第二柔性印刷电路膜50。因此,省略重复的描述。[0116]图8是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的剖面结构的示图,其图解了对图7中所示的路由线膜中的层结构进行修改的示例。因此,在本实施方式中,下面将仅描述路由线膜的层结构。[0117]与图1、6和7—起参照图8,根据一实施方式的数据路由线膜20可包括基膜21、设置在基膜21的第一表面FS上的遮光层25、设置在遮光层25上的线层23、以及覆盖除线层23的一个边缘和另一个边缘以外的其他部分线层23的绝缘层27。除了遮光层25设置在基膜21的第一表面FS与线层23之间并且第一端子TPl和第二端子TP2的每一个暴露于基膜21的第一表面FS以外,根据本实施方式的数据路由线膜20与图7中所示的数据路由线膜相同。[0118]因此,多条数据路由线DRL的每一条的一个边缘可朝向基膜21的前表面暴露,以充当第一端子TP1,并且如图4或5中所示,多条数据路由线DRL的每一条的一个边缘可电连接至数据焊盘部。此外,多条数据路由线DRL的每一条的另一个边缘可朝向基膜21的前表面暴露,以充当第二端子TP2,并且如图5中所示,多条数据路由线DRL的每一条的另一个边缘可电连接至第一柔性印刷电路膜40。[0119]根据本实施方式的栅极路由线膜30可以以与上述数据路由线膜20相同的结构设置,充当第一端子TPl的多条栅极路由线GRL的每一条的一个边缘可电连接至栅极焊盘部GPP,并且充当第二端子TP2的多条栅极路由线GRL的每一条的另一个边缘可电连接至第二柔性印刷电路膜50。因此,省略重复的描述。[0120]任选地,根据本实施方式的基膜21可具有遮光功能。就是说,如图9中所示,根据一实施方式的基膜21可由包括遮光材料的柔性材料形成。例如,基膜21可包括基材和黑色颜料,由此具有黑色。包括黑色基膜21的数据路由线膜和栅极路由线膜的每一个不需要单独的遮光层,因为基膜21本身具有遮光功能,因而线层23可直接设置在基膜21的第一表面FS上。[0121]图10是用于描述图1中所示的数据路由线膜和栅极路由线膜的每一个的剖面结构的示图,其图解了对图7中所示的路由线膜中的第一端子的结构进行修改的示例。[0122]与图1、6和7—起参照图10,根据一实施方式的数据路由线膜20可包括基膜21、线层23、绝缘层27、第一端子TPl和第二端子TP2。[0123]基膜21可由黑色的上述基膜21形成,因而省略其重复的描述。[0124]线层23可包括设置在基膜21的第一表面FS上的多条数据路由线DRL。[0125]绝缘层27可形成为覆盖除基膜21的另一个边缘以外的其他部分线层23。[0126]第一端子TPl可包括多个端子图案29,多个端子图案29设置在与基膜21的第一区±或八1交叠的基膜21的第二表面RS上并且分别与多条数据路由线DRL的相应一个边缘交叠。[0127]多个端子图案29可朝向基膜21的后表面暴露并且可通过设置在基膜21中的多个通孔29h分别连接至多条数据路由线DRL。如图4或5中所示,第一端子TPl即,多个端子图案29的每一个可电连接至数据焊盘部。[0128]第二端子TP2可由在基膜21的另一个边缘中被绝缘层27暴露的多条数据路由线DRL的每一条的另一个边缘提供。因此,多条数据路由线DRL的每一条的另一个边缘可朝向基膜21的前表面暴露,以充当第二端子TP2,并且如图4中所示,多条数据路由线DRL的每一条的另一个边缘可电连接至第一柔性印刷电路膜40。[0129]根据本实施方式的栅极路由线膜30可以以与上述数据路由线膜20相同的结构设置,第一端子TPl的每个端子图案29可电连接至栅极焊盘部GPP,并且充当第二端子TP2的多条栅极路由线GRL的每一条的另一个边缘可电连接至第二柔性印刷电路膜50。因此,省略重复的描述。[0130]在根据本实施方式的数据路由线膜和栅极路由线膜中,第二端子TP2可设置在基膜21的第一表面上,并且第一端子TPl可设置在基膜21的第二表面上。因此,根据本实施方式的数据路由线膜和栅极路由线膜很容易连接至位于显示基板10上的焊盘部和柔性印刷电路膜。[0131]图11是用于描述根据本发明一实施方式的显示装置的显示基板10的示图。[0132]参照图11,根据本实施方式的显示装置的显示基板10S卩,基片100可包括第一显示区域AA1、第二显示区域AA2、边框区域BAIA、多个第一单位像素UPl和多个第二单位像素UP2。[0133]第一显示区域AAl可定义为除基片100的边缘以外的中心区域。第二显示区域AA2可定义为围绕第一显示区域AAl并且可与基片100的边缘交叠。[0134]非显示区域IA可设置在显示基板10的每个侧面与第二显示区域AA2之间,可具有相对非常窄的宽度并且可定义为边框区域BA。[0135]多个第一单位像素UPl可设置在第一显示区域AAl中。在这种情形中,多个第一单位像素UPl在第一显示区域AAl中可沿第一水平轴方向X以预定第一基准像素间距referencepixelpitch排列并且沿第二水平轴方向Y以预定第二基准像素间距排列。第一基准像素间距P可定义为沿第一水平轴方向X彼此相邻的两个第一单位像素UPl的中心部之间的距离,第二基准像素间距可定义为沿第二水平轴方向Y彼此相邻的两个第一单位像素UPl的中心部之间的距离。[0136]多个第二单位像素UP2可设置在第二显示区域AA2中。在这种情形中,每个第二单位像素UP2可具有比每个第一单位像素UPl的尺寸小的尺寸。就是说,每个第二单位像素UP2的中心部与基片100的外表面之间的距离可设为每个基准像素间距的一半或更小。[0137]相邻的第一单位像素UPl和第二单位像素UP2可设置为具有基准像素间距P。因此,在根据本实施方式的显示装置中,设置在显示基板10的基片100上的多个第一单位像素UPl可具有相同的尺寸并且可以以相同的基准像素间距排列,在这种情形中,与基片100的外表面相邻的多个第二单位像素UP2的每一个的尺寸被减小,由此显示装置具有适于将在多屏显示装置中彼此耦接的多个显示装置之间的边界部分最小化的边框宽度。[0138]多个第一单位像素UPl和多个第二单位像素UP2的每一个可包括至少三个相邻子像素SPl到SP3。子像素SPl到SP3是如上所述,因而省略对它们的详细描述。[0139]在根据本实施方式的显示基板10中,设置在与基片100的边缘交叠的第二显示区域AA2中的第二单位像素UP2的尺寸可设为小于设置在基片100的第一显示区域AAl中的第一单位像素UPl的尺寸,因而显示装置具有适于将在多屏显示装置中彼此耦接的多个显示装置之间的边界部分最小化的边框宽度。[0140]图12是用于描述图11中所示的一个子像素的结构的剖面图,图13是用于描述图12中所示的发光器件的结构的剖面图。[0141]与图11一起参照图12和13,根据本实施方式的显示基板10的多个子像素SPl到SP3的每一个可包括像素电路PC、钝化层110、凹部130、发光器件150、平坦化层160、像素电极PE和公共电极CE。[0142]首先,在图12中,基片100的厚度被图示为相对较薄,但基片100可基本具有比设置在基片100上的多层结构的总厚度相对厚得多的厚度。[0143]像素电路PC可包括开关TFTT1、驱动TFTT2和电容器Cst。像素电路PC是如上所述,因而不再提供其详细描述。下文中,作为示例将描述驱动TFTT2的结构。[0144]驱动TFTT2可包括栅极电极GE、半导体层SCL、欧姆接触层0CL、源极电极SE和漏极电极DE。[0145]栅极电极GE可与栅极线GL—起形成在基片100上。栅极电极GE可被栅极绝缘层103覆盖。栅极绝缘层103可由包括无机材料的单层或多层形成并且可由硅氧化物SiOx、硅氮化物SiNx等形成。[0146]半导体层SCL可以以预定图案或岛)形式设置在栅极绝缘层103上并与栅极电极GE交叠。半导体层SCL可由包括非晶硅、多晶硅、氧化物和有机材料之一的半导体材料形成,但不限于此。[0147]欧姆接触层OCL可以以预定图案或岛)形式设置在半导体层SCL上。在此,欧姆接触层OCL用于半导体层SCL与源极电极SE和漏极电极DE之间的欧姆接触,可省略欧姆接触层OCL0[0148]源极电极SE可形成在欧姆接触层OCL的一侧上以与半导体层SCL的一侧交叠。源极电极SE可与数据线DL和驱动电源线DPL—起形成。[0149]漏极电极DE可形成在欧姆接触层OCL的另一侧上以与半导体层SCL的另一侧交叠并且漏极电极DE可与源极电极SE间隔开。漏极电极DE可与源极电极SE—起形成并且可从相邻的驱动电源线DPL分支或突出。[0150]此外,构成像素电路PC的开关TFTTl可以以与驱动TFTT2相同的结构形成。在这种情形中,开关TFTTl的栅极电极可从栅极线GL分支或突出,开关TFTTl的第一电极可从数据线DL分支或突出,并且开关TFTTl的第二电极可通过设置在栅极绝缘层103中的通孔连接至驱动TFTT2的栅极电极GE。[0151]像素电路PC可被层间绝缘层105覆盖。层间绝缘层105可在整个基片100上方设置,以覆盖包括驱动TFTT2的像素电路PC。根据一实施方式的层间绝缘层105可由诸如SiOx或SiNx之类的无机材料或者诸如苯并环丁稀或光学压克力photoacryl之类的有机材料形成。可不设置层间绝缘层105。[0152]钝化层110可在整个基片100上方设置以覆盖子像素SPS卩,像素电路PC,或者可在整个基片100上方设置以覆盖层间绝缘层105。钝化层110可保护像素电路PC并且可在层间绝缘层105上提供平坦表面。根据一实施方式的钝化层110可由诸如苯并环丁烯或光学压克力之类的有机材料形成,特别是,为了工艺的简便,可由光学压克力形成。[0153]凹部130可设置在子像素SP中限定的子像素区域的发光区域中并且可容纳发光器件150。根据一实施方式的凹部130可从钝化层110凹入地设置为具有某一深度D1。在这种情形中,凹部130可包括容纳空间,该容纳空间从钝化层110的顶部IlOa凹入地设置为具有与发光器件150的厚度或总高度对应的深度D1。在此,为了具有基于发光器件150的厚度而设定的深度Dl,可通过去除钝化层110的一部分、钝化层110的整个部分、钝化层110的整个部分和层间绝缘层105的一部分、或者钝化层110及层间绝缘层105和栅极绝缘层103的每一个的整个部分来形成凹部130的底表面。例如,凹部130可设置为距钝化层110的顶部IlOa具有2μπι到6μπι的深度。凹部130可具有底表面的尺寸比发光器件150的后表面或底部宽的凹槽形状或杯形状。[0154]根据一实施方式的凹部130可包括设置在凹部130的底表面与钝化层110的顶部IIOa之间的倾斜表面,倾斜表面可使从发光器件150发射的光向着凹部130的前方传播。[0155]发光器件150可安装在凹部130上并且可连接至像素电路PC和公共电源线CPL,因而可利用从像素电路PCS卩,驱动TFTΤ2流到公共电源线CPL的电流发光。根据一实施方式的发光器件150可包括发光层EL、第一电极或阳极端子El和第二电极或阴极端子Ε2。[0156]发光层EL可基于在第一电极El与第二电极Ε2之间流动的电流,根据电子和空穴的重组而发光。根据一实施方式的发光层EL可包括第一半导体层151、有源层153和第二半导体层155。[0157]第一半导体层151可给有源层153提供电子。根据一实施方式的第一半导体层151可由基于n-GaN的半导体材料形成,基于n-GaN的半导体材料的示例可包括GaN、AlGaN、InGaN、AlInGaN等。在此,硅Si、锗Ge、硒Se、碲Te或碳⑹可用作用于掺杂第一半导体层151的杂质。[0158]有源层153可设置在第一半导体层151的一侧上。有源层153可具有多量子阱MQW结构,多量子讲结构包括讲层welllayer和带隙比讲层高的势垒层barrierlayer。根据一实施方式的有源层153可具有InGaNGaN等的MQW结构。[0159]第二半导体层155可设置在有源层153上并且可给有源层153提供空穴。根据一实施方式的第二半导体层155可由基于p-GaN的半导体材料形成,基于p-GaN的半导体材料的示例可包括GaN、AlGaN、InGaN、AlInGaN等。在此,镁Mg、锌Zn或铍Be可用作用于掺杂第二半导体层155的杂质。[0160]第一电极El可设置在第二半导体层155上。第一电极El可连接至驱动TFTT2的源极电极SE。[0161]第二电极E2可设置在第一半导体层151的另一侧上并且可与有源层153和第二半导体层155电断开。第二电极E2可连接至公共电源线CL。[0162]根据一实施方式的第一电极El和第二电极E2的每一个可由包括诸如金Au、钨⑼、铂Pt、铱Ir、银Ag、铜Cu、镍Ni、钛Ti或铬Cr及其合金之类的金属材料中的一种或多种材料的材料形成。在其他实施方式中,第一电极El和第二电极E2的每一个可由透明导电材料形成,透明导电材料的示例可包括氧化铟锡(ITO、氧化铟锌(IZO等。然而,本实施方式不限于此。[0163]此外,第一半导体层151、有源层153和第二半导体层155可设置为按顺序堆叠在半导体基板上的结构。在此,半导体基板可包括蓝宝石(sapphire基板或硅基板中包含的半导体材料。半导体基板可用作用于生长第一半导体层151、有源层153和第二半导体层155的每一个的生长半导体基板growthsemiconductorsubstrate,然后半导体基板可通过基板分离工艺从第一半导体层151分离。在此,基板分离工艺可以是激光剥离工艺或化学剥离工艺。因此,因为从发光器件150去除生长半导体基板,所以发光器件150具有较薄的厚度,因而可容纳到设置在每个子像素SP中的凹部130中。[0164]发光器件300可基于在第一电极El与第二电极E2之间流动的电流,根据电子和空穴的重组而发光。在这种情形中,从发光器件150发射的光可穿过第一电极El和第二电极E2并可输出到外部。换句话说,从发光器件150发射的光可穿过第一电极El和第二电极E2并且可在与朝向凹部130的底表面的第一方向相反的第二方向上输出,由此显示图像。[0165]发光器件150可包括第一部分或前部FP和与第一部分FP相对的第二部分或后部RP,第一部分FP包括连接至像素电路PC的第一电极El和第二电极E2。在这种情形中,第一部分FP可设置为比第二部分RP相对更远离凹部130的底表面。在此,第一部分FP可具有比第二部分RP小的尺寸,在这种情形中,发光器件150可具有包括与第一部分FP对应的顶部和与第二部分RP对应的底部的梯形形状的剖面。[0166]平坦化层160可设置在钝化层110上以覆盖发光器件150。就是说,平坦化层160可在钝化层110上设置成具有能使平坦化层160覆盖钝化层110的顶部以及容纳发光器件150的凹部130的其他容纳空间的前表面的厚度。[0167]平坦化层160可在钝化层110上提供平坦表面。此外,平坦化层160可填埋到容纳发光器件150的凹部130的其他容纳空间中,由此固定发光器件150的位置。[0168]像素电极PE可将发光器件150的第一电极El电连接至驱动TFTT2的源极电极SE,像素电极PE可定义为阳极电极。根据一实施方式的像素电极PE可设置在与驱动TFTT2和发光器件150的第一电极El交叠的平坦化层160的顶部160a上。像素电极PE可通过设置成穿过层间绝缘层105、钝化层110和平坦化层160的第一电路接触孔CCHl电连接至驱动TFTT2的源极电极SE,并且可通过设置在平坦化层160中的第一电极接触孔ECHl电连接至发光器件150的第一电极El。因此,发光器件150的第一电极El可通过像素电极PE电连接至驱动TFTT2的源极电极SE。当显示装置具有顶部发光结构时,像素电极PE可由透明导电材料形成;当显示装置具有底部发光结构时,像素电极PE可由反光导电材料形成。在此,透明导电材料可以是氧化铟锡ITO、氧化铟锌(IZO等,但不限于此。反光导电材料可以是Al、Ag、Au、Pt、Cu等,但不限于此。包括反光导电材料的像素电极PE可由包括反光导电材料的单层或者包括堆叠在一起的多个单层的多层形成。[0169]公共电极CE可电连接至发光器件150的第二电极E2和公共电源线CPL,公共电极CE可定义为阴极电极。公共电极CE可设置在与发光器件150的第二电极E2和公共电源线CPL交叠的平坦化层160的顶部160a上。在此,公共电极CE可由与像素电极PE相同的材料形成。[0170]根据一实施方式的公共电极CE的一侧可通过设置成穿过与公共电源线CPL交叠的栅极绝缘层103、层间绝缘层105、钝化层110和平坦化层160的第二电路接触孔CCH2电连接至公共电源线CPL。公共电极CE的另一侧可通过设置在平坦化层160中以与发光器件150的第二电极E2交叠的第二电极接触孔ECH2电连接至发光器件150的第二电极E2。因此,发光器件150的第二电极E2可通过公共电极CE电连接至公共电源线CPL。[0171]可通过使用在包括第一电路接触孔CCHl、第二电路接触孔CCH2、第一电极接触孔ECHl和第二电极接触孔ECH2的平坦化层160上沉积电极材料的沉积工艺、光刻工艺和蚀刻工艺的电极图案化工艺同时设置根据一实施方式的像素电极PE和公共电极CE。因此,在本实施方式中,因为同时形成将发光器件150和像素电路PC连接的公共电极CE和像素电极PE,所以简化了电极连接工艺,并且相当大地缩短了在将发光器件150和像素电路PC连接的工艺中花费的工艺时间,由此提高了发光二极管显示装置的生产率。[0172]根据本实施方式的显示装置可进一步包括透明缓冲层170。[0173]透明缓冲层170可设置在基片100上,以覆盖设置有像素电极PE和公共电极CE的平坦化层160的整个部分全部),因而透明缓冲层170可在平坦化层160上提供平坦表面,由此保护发光器件150和像素电路PC免受外部撞击。因此,像素电极PE和公共电极CE可设置在平坦化层160与透明缓冲层170之间。透明缓冲层170可以是光学透明粘合剂OCA或光学透明树脂0CR,但不限于此。[0174]根据本实施方式的显示装置可进一步包括设置在每个子像素SP的发光区域下方的反射层101。[0〃5]反射层101可设置在凹部130的底表面与基片100之间,以与包括发光器件150的发光区域交叠。根据一实施方式的反射层101可由与驱动TFTT2的栅极电极GE相同的材料形成,并且可设置在与栅极电极GE相同的层上。反射层101可向着发光器件150的第一部分FP反射从发光器件150入射的光。因此,根据本实施方式的显示装置可包括反射层101,因而可具有顶部发光结构。然而,当根据本实施方式的显示装置具有底部发光结构时,可省略反射层101。[0176]任选地,反射层101可由与驱动TFTT2的源极漏极电极SEDE相同的材料形成,并且可设置在与源极漏极电极SEDE相同的层上。[0177]在根据本实施方式的显示装置中,每个子像素SP中包括的发光器件150可通过粘合部件120贴附至相应凹部130的底表面。[0178]粘合部件120可设置在每个子像素SP的凹部130与发光器件150之间并且可将发光器件150贴附在凹部130的底表面上,由此对发光器件150进行初次固定。[0179]根据一实施方式的粘合部件120可贴附(涂布在发光器件150的第二部分RP即,第一半导体层151的后表面上,因而在将发光器件150安装到凹部130上的安装工艺中,粘合部件120可贴附至每个子像素SP的凹部130。[0180]在其他实施方式中,粘合部件120可点滴到每个子像素SP的凹部130上并且可通过在针对发光器件150执行的安装工艺中施加至此的压力而分散,因而粘合部件120可贴附至发光器件150的第二部分RP。因此,可通过粘合部件120对安装在凹部130上的发光器件150进行初次位置固定。因此,根据本实施方式,可在将发光器件150简单贴附在凹部130的底表面上的方法中执行发光器件150的安装工艺,因而缩短了执行发光器件150的安装工艺时花费的安装工艺时间。[0181]在其他实施方式中,粘合部件120可涂布在钝化层110的顶部IlOa以及凹部130的底表面和倾斜表面上。就是说,粘合部件120可设置成全部覆盖除接触孔以外的钝化层110的前表面的其他部分。换句话说,粘合部件120可设置在钝化层110与平坦化层160之间并且可设置在钝化层110与发光器件150之间。在其他实施方式中,粘合部件120可在其中设置有凹部130的钝化层110的整个顶部IlOa上涂布成具有某一厚度。涂布在其中要设置接触孔的钝化层110的顶部IlOa上的部分粘合部件120可在形成接触孔时被去除。因此,在本实施方式中,在紧接在发光器件150的安装工艺之前,可在钝化层110的整个顶部IlOa上涂布具有某一厚度的粘合部件120,因而根据本实施方式,缩短了形成粘合部件120时花费的工艺时间。[0182]在本实施方式中,粘合部件120可设置在钝化层110的整个顶部IlOa上,因而根据本实施方式的平坦化层160可设置为覆盖粘合部件120。[0183]根据本实施方式的显示装置提供了与上述显示装置相同的效果,并且因为发光器件150容纳到设置在每个子像素SPl到SP3中的凹部130中,所以在发光器件150的安装或转移工艺中提高了对准精度,由此提高了生产率。[0184]图14是用于描述根据本发明一实施方式的设置在单位像素中的凹部的平面图,图15是沿图14中所示的线ΙΙ-ΙΓ截取的剖面图。[0185]参照图14和15,在本实施方式中,构成多个第一单位像素UPl的每一个的第一到第三子像素SPl到SP3的每一个可包括从钝化层110的顶部凹入地设置的凹部130。[0186]首先,在每个第一单位像素UPl中,第二子像素SP2可设置在单位像素区域的中间,第一子像素SPl可设置在第二子像素SP2的一侧上,第三子像素SP3可设置在第二子像素SP2的另一侧上。[0187]设置在第二子像素SP2中的凹部130在二维上可以是四边形形状,并且相对于第一水平轴方向X来说凹部130的中心线CLg2可与第二子像素SP2的第二中心线CL2相一致。例如,第二子像素SP2的凹部130可设置在第一单位像素UPl的中心部分。因此,设置在第二子像素SP2中的凹部130的中心部分与基片100的外表面之间的距离L可设为是基准像素间距P的一半“P2”或更小。[0188]设置在第一子像素SPl中的凹部130在二维上可以是四边形形状并且可设置成靠近位于第二子像素SP2中的凹部130。就是说,相对于第一水平轴方向X来说设置在第一子像素SPl中的凹部130的中心线CLgl可设置在一位置处,所述位置在朝向第二子像素SP2的方向上与第一子像素SPl的中心线CLl间隔开第一距离dl。[0189]设置在第三子像素SP3中的凹部130在二维上可以是四边形形状并且可设置成靠近设置在第二子像素SP2中的凹部130。就是说,相对于第一水平轴方向X来说设置在第三子像素SP3中的凹部130的中心线CLg3可设置在一位置处,所述位置在朝向第二子像素SP2的方向上与第三子像素SP3的中心线CL3间隔开第二距离d2。[0190]每个第一单位像素UPl的第一到第三子像素SPl到SP3相对于第一水平轴方向X来说可具有相同的宽度Wa。[0191]在每个第一单位像素UPl中,分别设置在第一到第三子像素SPl到SP3中的凹部130可设置成集中于第一单位像素UPl的中心部分上。每个第一单位像素UPl可具有对应于预定分辨率的第一宽度Wl,并且多个第一单位像素UPl可以以基准像素间距P排列。在此,基准像素间距P可定义为相对于第一水平轴方向X来说彼此相邻的两个第一单位像素UPl的中心部分之间的距离。换句话说,基准像素间距P可定义为相对于第一水平轴方向X来说彼此相邻的两个第一单位像素UPl中设置的相同子像素之间的距离。就是说,基准像素间距P可定义为分别设置在两个相邻第一单位像素UPl的第二子像素SP2中的发光器件150之间的距离。例如,第一单位像素UPl可由红色子像素SPl、绿色子像素SP2和蓝色子像素SP3构成,在这种情形中,基准像素间距P可以是相对于第一水平轴方向X来说分别设置在相邻红色子像素SPl中的凹部130或发光器件150之间的距离、分别设置在相邻绿色子像素SP2中的凹部130或发光器件150之间的距离、或者分别设置在相邻蓝色子像素SP3中的凹部130或发光器件150之间的距离。[0192]在多个第二单位像素UP2的每一个中,第二子像素SP2可设置在单位像素区域的中间,第一子像素SPl可设置在第二子像素SP2的一侧上,第三子像素SP3可设置在第二子像素SP2的另一侧上并且可设置成与基片100的外表面相邻。在此,基片100的外表面可定义为基片100的与前表面IOOa的端部垂直的侧壁,或者可以定义为暴露于外部的基片100的最外侧表面。就是说,基片100的侧壁可直接暴露于外部,或者可被诸如路由线、钝化层等之类的结构覆盖,因而可不直接暴露于外部。因此,基片100的外表面可定义为暴露于外部的基片100的最外侧表面。[0193]分别设置在每个第二单位像素UP2中的第一到第三子像素SPl到SP3中的凹部130与第一单位像素UPl的凹部相同,因而不再提供其重复描述。[0194]在每个第二单位像素UP2中,因为第一子像素SPl和第二子像素SP2的每一个与相应第一单位像素UPl相邻,所以第一子像素SPl和第二子像素SP2的每一个可设置成具有与相应第一单位像素UPl的每个子像素相同的宽度Wa。[0195]另一方面,每个第二单位像素UP2的第三子像素SP3可设置成具有比第一子像素SPl和第二子像素SP2的每一个的宽度Wa窄的宽度Wb。详细地说,在每个第二单位像素UP2中,凹部130可设置成集中于单位像素的中心部分上,因而即使当与基片100的非显示区域IA相邻的第三子像素SP3的区域的一部分被去除时,在相应单位像素UP2上显示的图像的质量也不受影响。换句话说,发光器件150可由具有比子像素区域的尺寸相对较小的尺寸的微型发光二极管芯片构成,因而即使当发光器件150设置成靠近子像素区域中的一侧时,在相应单位像素UP2上显示的图像的质量也不受影响。因此,相对于第一水平轴方向X来说第三子像素SP3的宽度Wb可减小第二距离d2,第二距离d2是安装在第三子像素SP3上的发光器件150相对于第三子像素SP3的中心线CL3来说距邻近的第二子像素SP2的距离。在这种情形中,第二单位像素UP2与基片100的外表面之间的最大距离L可设为用于排列多个第一单位像素UPl的基准像素间距P的一半“P2”或更小,就是说,可设为等于或小于基准像素间距P的一半。因此,因为在与基片100的边框区域相邻的第二单位像素UP2中每个第三子像素SP3的尺寸减小,所以根据本实施方式的显示装置具有适于使在多屏显示装置中彼此连接的多个显示装置之间的边界部分最小化的边框宽度。[0196]此外,根据本发明一实施方式的显示装置可进一步包括侧面密封部件107。[0197]侧面密封部件107可设置成覆盖基片100的外表面、透明缓冲层170的侧表面和路由线膜线基板20的外表面。根据一实施方式的侧面密封部件107可由基于硅的或基于UV固化的密封剂或树脂形成,但考虑到工艺节拍时间,侧面密封部件107可由基于UV固化的密封剂形成。此外,侧面密封部件107可具有颜色例如,蓝色、红色、绿色或黑色),或者可由着色树脂或遮光树脂形成,用于防止侧面光泄漏,但不限于此。侧面密封部件107防止在从每个子像素SP的发光器件150发射的光在从透明缓冲层170的内部到最外侧表面的方向上传播时的侧面光泄漏,并且缓冲外部撞击,以防止基片100和透明缓冲层170的每一个的侧表面被外部撞击损坏。[0198]图16是用于描述根据本发明一实施方式的凹部的改型实施方式的示图。[0199]参照图16,根据改型实施方式的分别设置在多个单位像素UPl和UP2的每一个的多个子像素SPl到SP3中的多个凹部130可具有相同的形状并且可从钝化层110凹入地形成为在各个子像素SP中具有不同的深度Dl到D3。[0200]根据一实施方式的凹部130可基于要设置在相应子像素中的发光器件150的高度,设置为距钝化层110的顶部IlOa具有不同的深度Dl到D3,由此去除或最小化按颜色而在发光器件之间的高度偏差或台阶高度)。[0201]为了实现色彩图像,根据本实施方式的显示装置可包括红色子像素SP1、绿色子像素SP2和蓝色子像素SP3,并且发光器件150可按颜色进行设置并可设置在位于具有相应颜色的子像素中的凹部130中。在这种情形中,由于制造工艺的工艺误差,基于颜色的发光器件150可具有不同的高度或厚度)。例如,基于颜色的发光器件150的厚度可按照红色、绿色和蓝色的顺序变厚。在这种情形中,可基于相应发光器件150的高度,按照红色子像素SP1、绿色子像素SP2和蓝色子像素SP3的顺序逐渐加深地设置凹部130的深度Dl到D3。[0202]因此,在本实施方式中,设置在各个子像素中的凹部130的深度可基于要设置在相应子像素中的发光器件150的高度或厚度而不同地设置,因而设置在各个子像素中的基于颜色的发光器件150的最上表面例如,第一电极El的顶部可设置在同一水平线HL上,由此在用于第一和第二电极接触孔的图案化工艺中防止由于基于颜色的发光器件150之间的高度偏差而发生其中基于颜色的发光器件150的第一电极或第二电极未被暴露的开口缺陷。此外,在本实施方式中,在顶部发光结构中,通过使用在各个子像素中设置为不同深度Dl到D3的凹部130优化了每个子像素的反射层101与基于颜色的发光器件150之间的光学距离,因而提高了反射层101的反射效率,由此将每个发光器件的光效率最大化。[0203]图17是用于描述根据本发明一实施方式的凹部的改型实施方式的示图。[0204]参照图17,在本实施方式中,分别设置在多个单位像素UPl和UP2的每一个的多个子像素SPl到SP3中的多个凹部130可彼此连通而没有边界部分并且可包括一个容纳空间。就是说,多个第一单位像素UPl的每一个和多个第二单位像素UP2的每一个可仅包括遍布第一到第三子像素SPl到SP3设置的一个凹部130。[0205]凹部130可具有相对于单位像素UPl到UP2的每一个的中心部分或第二子像素SP2的中心线CL2来说朝向第一子像素SPl和第三子像素SP3延伸的四边形形状。就是说,相对于第一水平轴方向X来说凹部130的中心线CLg可与第二子像素SP2的中心线CL2—致。[0206]如上所述,在本实施方式中,因为在单位像素UPl和UP2中设置一个凹部130,所以在与每个子像素SPl到SP3对应的发光器件150的安装工艺中防止了发光器件150的偏差,并且提高了发光器件150的对准精度。[0207]图18是沿图14中所示的线ΙΙ-ΙΓ截取的另一剖面图,其图解了给图15中所示的显示装置添加滤色器的示例。下文中,将仅描述给根据本发明一实施方式的显示装置添加的元件。[0208]与图15—起参照图18,根据本实施方式的显示装置可进一步包括黑矩阵BM和滤色器层CFL。[0209]首先,设置在多个子像素SPl到SP3的每一个中的发光器件150可发射白色光。就是说,设置在基片100上的所有发光器件150可以是发射白色光的白色发光器件。[0210]黑矩阵BM可限定每个子像素SPl到SP3的开口区域并且可以以一一对应的关系直接设置在与每个子像素SPl到SP3的发光器件150交叠的透明缓冲层170的顶部170a上,由此防止相邻子像素SPl到SP3之间的颜色混合。黑矩阵BM可包括光吸收材料。[0211]任选地,黑矩阵BM可设置成覆盖透明缓冲层170的侧表面和基片100的外表面。在这种情形中,黑矩阵BM防止在从每个子像素SPl到SP3的发光器件150发射的光在从透明缓冲层170的内部到最外侧表面的方向上传播时的侧面光泄漏。[0212]滤色器层CFL可直接形成在与由黑矩阵BM限定的开口区域交叠的透明缓冲层170的顶部170a上并且可包括与多个子像素SPl到SP3中定义的各个颜色对应的红色滤色器CF1、绿色滤色器CF2和蓝色滤色器CF3。滤色器层CFL可仅透过从每个子像素SPl到SP3发射的白色光中的、具有与相应子像素SP对应的颜色的波长的光。[0213]此外,根据本实施方式的显示装置可进一步包括覆盖层190。[0214]覆盖层190可设置在基片100上以覆盖黑矩阵BM和滤色器层CFL。根据一实施方式的覆盖层190可由具有相对较低折射率的材料形成。例如,覆盖层190可由LiF、MgF2、CaF2、ScF3等形成并且可包括具有不同折射率的多层结构。覆盖层190可设置在基片100上以覆盖黑矩阵BM和滤色器层CFL,由此保护每个子像素SPl到SP3并且将从每个子像素SPl到SP3的发光器件150发射的光有效地输出到外部。[0215]任选地,根据本实施方式的显示装置可进一步包括侧面涂覆层109。[0216]侧面涂覆层109可设置成覆盖覆盖层190的外表面。根据一实施方式的侧面涂覆层109可通过使用包含基于黑色的光吸收材料的黑色油墨进行涂布工艺而设置成覆盖覆盖层190的外表面。此外,侧面涂覆层109可额外设置在基片100的外表面和黑矩阵BM的侧表面上。侧面涂覆层109防止在从每个子像素SPl到SP3的发光器件150发射的光在从覆盖层190的内部到最外侧表面的方向上传播时的侧面光泄漏。[0217]可用包括玻璃材料或透明塑料材料的透明基板代替覆盖层190,在这种情形中,透明基板可通过使用透明粘合部件贴附至黑矩阵BM和滤色器层CFL。此外,黑矩阵BM和滤色器层CFL可设置在透明基板上而不是直接形成在透明缓冲层170的顶部170a上,在这种情形中,包括黑矩阵BM和滤色器层CFL的透明基板可通过透明粘合部件贴附至透明缓冲层170的顶部170a。[0218]如上所述,在本实施方式中,因为在子像素SPl到SP3上分别安装具有相同颜色的发光器件150,所以在不用按照颜色区分发光器件的情况下可执行发光器件150的安装工艺,由此缩短了在发光器件的安装工艺中花费的安装工艺时间。[0219]图19是沿图14中所示的线ΙΙ-ΙΓ截取的另一剖面图,其图解了给图18中所示的显示装置添加波长转换层的示例。因此,下文中,将描述波长转换层和与之相关的元件。[0220]参照图19,在根据本实施方式的显示装置中,当在多个子像素SPl到SP3的每一个中相同地设置发射除白色以外的第一颜色的光的发光器件150时,可在透明缓冲层170的顶部上设置波长转换层180,用来通过多个单位像素UPl和UP2实现色彩。就是说,波长转换层180可设置在滤色器层CFL与透明缓冲层170之间。[0221]波长转换层180可基于从每个子像素SPl到SP3的发光器件150入射的第一颜色的光,发射第二颜色的光。就是说,波长转换层180可吸收第一颜色的光并且可通过再发射而发射第二颜色的光。在此,第一颜色的光可以是蓝色光,第二颜色的光可以是黄色光。[0222]例如,波长转换层180可以以液态直接涂布在透明缓冲层170的顶部170a上,然后可通过使用热和或光的固化工艺固化。作为另一示例,波长转换层180可以以片型制造并且可直接贴附到透明缓冲层170的顶部170a上。[0223]根据一实施方式的波长转换层180可包括磷光体或量子点。[0224]根据一实施方式的磷光体可以是被蓝色光激发以发射黄色光的黄色磷光体,例如可以是基于钇铝石榴石YAG的材料。[0225]根据一实施方式的量子点可被蓝色光激发以发射黄色光并且可具有用于发射具有黄色波长的光的尺寸,例如可包括CdS、CdSe、CdTe、ZnS、ZnSe、GaAs、GaP、GaAs-P、Ga-Sb、InAs、InP、InSb、AlAs、AlP、AlSb等。[0226]从根据本实施方式的波长转换层180再发射并照射到覆盖层190上的第二颜色的光可与不是从波长转换层180再发射而照射到覆盖层190上的第一颜色的光组合,因而可转换为白色光。白色光可被与每个子像素SPl到SP3交叠的滤色器过滤,因而可被发射为与每个子像素SP1到SP3对应的颜色的光。[0227]除了黑矩阵BM和滤色器层CFL设置在波长转换层180的顶部上以外,黑矩阵BM和滤色器层CFL与图8相同,因而不再提供其详细描述。[0228]如上所述,在本实施方式中,因为在子像素SPl到SP3上分别安装具有相同颜色的发光器件150,所以在不用按照颜色区分发光器件的情况下可执行发光器件150的安装工艺,由此缩短了在发光器件的安装工艺中花费的安装工艺时间。[0229]可用包括玻璃材料或透明塑料材料的透明基板代替覆盖层190,在这种情形中,透明基板可通过使用透明粘合部件贴附至波长转换层180。此外,波长转换层180可设置在包括黑矩阵BM和滤色器层CFL的透明基板上而不是直接形成在透明缓冲层170的顶部170a上,在这种情形中,透明基板可通过使用透明粘合部件贴附至透明缓冲层170的顶部170a。[0230]在根据本发明实施方式的显示装置中,上面作为示例描述了发光显示装置(S卩,包括具有发光器件的子像素的微型发光二极管显示装置),但除了微型发光二极管显示装置以外,根据本发明实施方式的线基板的技术特征还可一致地应用于所有平板显示装置,比如LCD装置、有机发光显示装置和量子点显示装置。[0231]图20是用于描述根据本发明一实施方式的多屏显示装置的示图,图21是沿图20中所示的线ΙΙΙ-ΙΙΙ’截取的剖面图。[0232]与图15—起参照图20和21,根据本实施方式的多屏显示装置可包括多个屏幕模块500-1到500-4和壳体housing600。[0233]多个屏幕模块500-1到500-4可以以NXM形式其中N是等于或大于2的正整数,M是等于或大于2的正整数布置,以分别显示多个独立的图像或分开地显示一个图像。多个屏幕模块500-1到500-4的每一个可包括图1到17中所示的根据本发明实施方式的显示装置,不再提供对显示装置的重复描述。[0234]根据一实施方式的多个屏幕模块500-1到500-4的侧表面可通过设置在基片100的外表面上的模块耦接部件700彼此耦接。模块耦接部件700可耦接以格子形式布置的多个屏幕模块500-1到500-4中的两个相邻屏幕模块的侧表面,由此实现多屏显示装置。根据一实施方式的模块耦接部件700可由能实现相对较薄厚度的粘合剂或双面胶带形成,用来将多个屏幕模块500-1到500-4中的两个相邻屏幕模块之间的空间最小化。[0235]在多个屏幕模块500-1到500-4的每一个中,第二单位像素UP2与显示基板10的外表面之间的最大距离L可以是用于排列多个第一单位像素UPl的基准像素间距P的一半“P2”或更小。因此,两个相邻屏幕模块其侧表面利用之间的模块耦接部件700彼此耦接的第二单位像素UP2之间的最大距离可等于或小于基准像素间距P。换句话说,两个相邻屏幕模块的第二单位像素UP2之间的像素间距可等于或小于用于排列分别设置在多个屏幕模块500-1到500-4中的第一单位像素UPl的基准像素间距P。因此,在本实施方式中,发生暗部的区域被最小化或去除暗部是由于屏幕模块500-1到500-4中的两个相邻屏幕模块之间的边界部分导致的),因而可显示整个屏幕的不连续感被最小化的图像。[0236]壳体600可支撑多个屏幕模块500-1到500-4的每一个的后边缘并且可覆盖多个屏幕模块500-1到500-4的后表面。根据一实施方式的壳体600可包括:壳体板610,壳体板610用于覆盖多个屏幕模块500-1到500-4的每一个的后表面;和壳体侧壁630,壳体侧壁630垂直于壳体板610设置并且可支撑多个屏幕模块500-1到500-4的每一个的后边缘。[0237]根据一实施方式的壳体板610可配置为一体,用来覆盖多个屏幕模块500-1到500-4的每一个的整个后表面。[0238]根据一实施方式的壳体板610可由与多个屏幕模块500-1到500-4的每一个的后表面交叠的多个分割板构成。[0239]壳体侧壁630可垂直于与多个屏幕模块500-1到500-4的每一个的后边缘交叠的壳体板610的顶部进行安装并且可单独地支撑多个屏幕模块500-1到500-4的每一个的后边缘。在这种情形中,壳体侧壁630可通过模块支撑部件650支撑多个屏幕模块500-1到500-4的每一个的后边缘。在此,模块支撑部件650可以是弹性部件、泡沫垫、双面胶带等。[0240]此外,壳体600可包括具有壳体板610和壳体侧壁630的多个模块壳体。多个模块壳体的每一个可单独地支撑多个屏幕模块500-1到500-4的后边缘并且可覆盖多个屏幕模块500-1到500-4的后表面。在这种情形中,壳体600可包括设置在多个模块壳体之间的壳体親接部件800。壳体耦接部件800可插入到相邻模块壳体之间的空间中并且可通过诸如螺钉、螺丝等之类的紧固部件固定至相邻模块壳体的每一个的壳体板610。[0241]此外,根据本实施方式的多屏显示装置可进一步包括集成控制板900和安装在集成控制板900上的图像信号发生器910。[0242]集成控制板900可设置在由于壳体600而在多个屏幕模块500-1到500-4的每一个的后表面上提供的容纳空间中。集成控制板900可通过至少一条信号电缆930连接至多个屏幕模块500-1到500-4的每一个的显示驱动电路单元60的PCB61。[0243]图像信号发生器910可安装在集成控制板900上。图像信号发生器910可接收从外部主机驱动系统提供的原始图像信号并且可基于接收的原始图像信号,产生与由多个屏幕模块500-1到500-4的显示装置分别要显示的每个图像对应的基于模块的输入图像信号。就是说,图像信号发生器910可接收与多个屏幕模块500-1到500-4的每一个有关的包括第一显示区域AAl和第二显示区域AA2的所有分辨率信息,根据与每个模块有关的分辨率信息分割原始图像信号以产生基于模块的输入图像信号,并且将基于模块的输入图像信号提供至多个屏幕模块500-1至1」500_4中的相应屏幕模块。因此,多个屏幕模块500-1至1」500_4的每一个可基于从图像信号发生器910提供的输入图像信号显示与基于模块的面板图像数据对应的基于模块的图像。[0244]如上所述,因为根据本实施方式的多屏显示装置包括由根据本发明实施方式的显示装置构成的屏幕模块500-1到500-4,所以发生暗部的区域被最小化或去除(暗部是由于屏幕模块500-1到500-4中的两个相邻屏幕模块之间的边界部分导致的),因而可显示整个屏幕的不连续感被最小化的图像。[0245]图22A和22B是显示由相关技术的多屏显示装置和根据本发明一实施方式的多屏显示装置显示的各个图像的示图。[0246]首先,参照图22A,在相关技术的多屏显示装置中,因为仅在多个显示装置的每一个的显示区域AA上显示图像,所以能够看出由于基于多个显示装置的每一个的前壳而导致的边框区域M,在彼此耦接的显示装置之间的边界部分中发生暗部,并且在整个屏幕上显示出由于边界部分的暗部而导致的不连续图像。[0247]另一方面,参照图22B,在根据本发明实施方式的多屏显示装置中,因为两个相邻屏幕模块其侧表面彼此耦接)的第二单位像素之间的像素间距等于或小于第一单位像素的基准像素间距,所以能够看出发生暗部的区域被最小化或去除(暗部是由于多个屏幕模块之间的边界部分导致的),因而显示出整个屏幕的不连续感被最小化的图像。[0248]结果,即使在多个屏幕模块的侧表面以格子形式彼此耦接的情形中,根据本发明实施方式的多屏显示装置也可显示其中整个屏幕的不连续感被最小化的一个图像,由此提高了对于显示在大尺寸屏幕上的图像的用户观看沉浸度。[0249]如上所述,在根据本发明实施方式的显示装置中,通过贴附在位于显示基板的前边缘中的焊盘部上的路由线膜,边框区域的增加被最小化,并且显示装置具有适于将多屏显示装置中彼此耦接的多个显示装置之间的边界部分最小化的边框区域。[0250]在根据本发明实施方式的显示装置中,由设置在屏幕模块之间的边界部分导致的暗部发生区域被最小化或去除,由此显示整个屏幕的不连续感被最小化的图像。[0251]在不背离本发明的精神或范围的情况下,能够在本发明中进行各种修改和变化,这对于所属领域技术人员来说将是显而易见的。因而,本发明旨在覆盖落入所附权利要求书范围及其等同范围内的对本发明的修改和变化。

权利要求:1.一种显示装置,包括:显示基板,所述显示基板包括多个子像素和数据焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述数据焊盘部以一一对应的关系连接至所述多条数据线的每一条;以及贴附至所述数据焊盘部的数据路由线膜,所述数据路由线膜包括分别连接至所述多条数据线的多条数据路由线,其中所述数据路由线膜紧密贴附至所述显示基板,以围绕所述数据焊盘部、所述显示基板的一个侧面、以及与所述数据焊盘部交叠的所述显示基板的后表面。2.根据权利要求1所述的显示装置,其中所述数据路由线膜还包括遮光层。3.根据权利要求1所述的显示装置,还包括栅极路由线膜,所述栅极路由线膜包括分别连接至所述多条栅极线的多条栅极路由线,其中:所述显示基板还包括栅极焊盘部,所述栅极焊盘部以一一对应的关系连接至所述多条栅极线的每一条,并且所述栅极路由线膜紧密贴附至所述显示基板,以围绕所述栅极焊盘部、所述显示基板的另一个侧面、以及与所述栅极焊盘部交叠的所述显示基板的后表面。4.根据权利要求3所述的显示装置,其中所述栅极路由线膜还包括遮光层。5.根据权利要求3所述的显示装置,其中由所述数据路由线膜和所述栅极路由线膜的每一个围绕的所述显示基板的角部以某一角度或某一长度被倒角。6.根据权利要求3所述的显示装置,其中所述数据路由线膜和所述栅极路由线膜的每一个包括:第一区域,所述第一区域贴附至相应的焊盘部以具有第一宽度;第二区域,所述第二区域从所述第一区域延伸以具有与所述第一宽度不同的第二宽度,所述第二区域贴附至所述显示基板的侧面;和从所述第二区域延伸的第三区域,所述第三区域贴附至所述显示基板的后表面。7.根据权利要求6所述的显示装置,其中所述第二区域的宽度在从所述第一区域到所述第三区域的方向上逐渐变窄。8.根据权利要求3所述的显示装置,其中所述数据路由线膜和所述栅极路由线膜的每一个包括:包括柔性材料的基膜;和线层,所述线层包括设置在所述基膜的第一表面上的多条路由线。9.根据权利要求8所述的显示装置,其中所述数据路由线膜和所述栅极路由线膜的每一个还包括遮光层,所述遮光层设置在所述基膜的第一表面与所述线层之间或者设置在所述基膜的与所述第一表面相对的第二表面上。10.根据权利要求8所述的显示装置,其中所述基膜具有黑色。11.根据权利要求10所述的显示装置,其中:所述数据路由线膜和所述栅极路由线膜的每一个还包括多个端子图案,所述多个端子图案设置在所述基膜的与所述第一表面相对的第二表面上以与所述多条路由线的每一条的边缘交叠,并且所述多个端子图案经由设置在所述基膜中的多个通孔分别连接至所述多条路由线。12.根据权利要求6所述的显示装置,还包括:贴附至所述数据路由线膜的第三区域的第一柔性印刷电路膜;贴附至所述栅极路由线膜的第三区域的第二柔性印刷电路膜;和连接至所述第一柔性印刷电路膜和所述第二柔性印刷电路膜的显示驱动电路单元。13.根据权利要求1所述的显示装置,其中所述显示基板还包括:第一显示区域和围绕所述第一显示区域的第二显示区域;设置在所述第一显示区域中的多个第一单位像素,所述多个第一单位像素的每一个包括多个子像素;和设置在与所述显示基板的边缘交叠的所述第二显示区域中的多个第二单位像素,所述多个第二单位像素的每一个包括多个子像素并且具有比所述多个第一单位像素的每一个的尺寸小的尺寸。14.根据权利要求13所述的显示装置,其中:所述多个第一单位像素以基准像素间距排列,并且所述多个第二单位像素的每一个的中心与所述显示基板的外表面之间的距离等于或小于所述基准像素间距的一半。15.根据权利要求1所述的显示装置,其中:所述显示基板包括基片,所述数据路由线膜以3形或与所述基片的一个边缘匹配的形状进行弯曲,并紧密贴附至所述基片的一个边缘。16.根据权利要求3所述的显示装置,其中:所述显示基板包括基片,所述栅极路由线膜以3形或与所述基片的一个边缘匹配的形状进行弯曲,并紧密贴附至所述基片的一个边缘。17.根据权利要求6所述的显示装置,其中所述数据路由线膜和所述栅极路由线膜的每一个还包括:设置在所述第一区域与所述第二区域之间的边界部分中的至少一条第一半切线、以及设置在所述第二区域与第三区域之间的边界部分中的至少一条第二半切线,其中至少一条第一半切线凹入地设置在所述数据路由线膜或所述栅极路由线膜中,至少一条第二半切线凹入地设置在所述数据路由线膜或所述栅极路由线膜中。18.根据权利要求6所述的显示装置,其中所述数据焊盘部包括多个数据焊盘,所述数据路由线膜的第一区域的第一宽度设为等于或大于连接至第一条数据线的第一个数据焊盘与连接至最后一条数据线的最后一个数据焊盘之间的长度并且设为小于与所述栅极线的长度方向平行的所述显示基板的长边长度。19.根据权利要求6所述的显示装置,其中所述栅极焊盘部包括多个栅极焊盘,所述栅极路由线膜的第一区域的第一宽度设为等于或大于连接至第一条栅极线的第一个栅极焊盘与连接至最后一条栅极线的最后一个栅极焊盘之间的长度并且设为小于与所述数据线的长度方向平行的所述显示基板的短边长度。20.根据权利要求8所述的显示装置,其中所述数据路由线膜和所述栅极路由线膜的每一个还包括:绝缘层,所述绝缘层设置在所述基膜的第一表面上以覆盖所述线层。21.根据权利要求20所述的显示装置,其中所述绝缘层设置在除了所述基膜的一个边缘以外的其他区域中,或者设置在除了所述基膜的一个边缘和另一个边缘以外的其它区域中。22.根据权利要求13所述的显示装置,其中:所述多个第一单位像素和所述多个第二单位像素的每一个包括第一子像素、第二子像素和第三子像素,并且所述第一到第三子像素的每一个包括:连接至相应数据线和相应栅极线的像素电路,所述像素电路包括驱动薄膜晶体管TFT;覆盖所述像素电路的钝化层;设置在所述钝化层中以容纳发光器件的凹部,所述发光器件包括第一电极和第二电极;像素电极,所述像素电极将所述驱动薄膜晶体管电连接至所述发光器件的第一电极;和公共电极,所述公共电极连接至所述发光器件的第二电极。23.根据权利要求22所述的显示装置,其中:所述第二子像素的凹部设置在相应单位像素的中心,并且所述第一子像素的凹部和所述第三子像素的凹部的每一个相对于相应子像素区域的中心设置成靠近所述第二子像素的凹部。24.根据权利要求22所述的显示装置,其中在所述多个第二单位像素的每一个中,所述多个第二单位像素的每一个的中心与所述显示基板的外表面之间的距离等于或小于基准像素间距的一半。25.根据权利要求22所述的显示装置,还包括:平坦化层,所述平坦化层覆盖所述钝化层以及容纳到所述凹部中的发光器件;和覆盖所述平坦化层的透明缓冲层,其中所述像素电极和所述公共电极的每一个设置在所述平坦化层与所述透明缓冲层之间。26.根据权利要求25所述的显示装置,还包括滤色器,所述滤色器设置在所述透明缓冲层上并与容纳到所述凹部中的发光器件交叠,其中所述发光器件发射白色光。27.根据权利要求26所述的显示装置,还包括波长转换层,所述波长转换层设置在所述透明缓冲层与所述滤色器之间,所述波长转换层包括磷光体或量子点。28.根据权利要求22所述的显示装置,其中所述凹部的底表面的尺寸比所述发光器件的后表面宽。29.根据权利要求22所述的显示装置,其中所述凹部具有设置在所述凹部的底表面与所述钝化层的顶部之间的倾斜表面。30.根据权利要求22所述的显示装置,其中所述发光器件包括第一部分和与所述第一部分相对的第二部分,所述第一部分包括所述第一电极和所述第二电极,所述第一部分设置为比所述第二部分相对更远离所述凹部的底表面。31.根据权利要求22所述的显示装置,其中在每个第一单位像素或第二单位像素中,分别设置在所述第一子像素、第二子像素和第三子像素中的凹部设置成集中于相应的第一单位像素或第二单位像素的中心部分上。32.根据权利要求22所述的显示装置,其中每个第二单位像素的第三子像素设置成具有比第一子像素和第二子像素的每一个的宽度窄的宽度。33.根据权利要求1至21之一所述的显示装置,其中:每个子像素包括:连接至相应栅极线和相应数据线的像素电路;和连接至所述像素电路的发光器件,并且所述发光器件是发光二极管或微型发光二极管芯片。34.根据权利要求22至32之一所述的显示装置,其中:每个子像素包括:连接至相应栅极线和相应数据线的像素电路;和连接至所述像素电路的所述发光器件,并且所述发光器件是发光二极管或微型发光二极管芯片。35.—种显示装置,包括:显示基板,所述显示基板包括多个子像素和焊盘部,所述多个子像素分别设置在由多条数据线和多条栅极线限定的多个像素区域中,所述焊盘部以一一对应的关系连接至所述多条数据线或所述多条栅极线的每一条;以及贴附至所述焊盘部的路由线膜,所述路由线膜包括分别连接至所述多条数据线的多条数据路由线或者分别连接至所述多条栅极线的多条栅极路由线,其中所述路由线膜贴附在位于所述显示基板的前边缘中的焊盘部上。36.一种多屏显不装置,包括:多个屏幕模块;和将所述多个屏幕模块的侧表面耦接的多个模块耦接部件,其中所述多个屏幕模块的每一个包括根据权利要求1至35之一所述的显示装置。37.根据权利要求36所述的多屏显示装置,其中:在彼此相邻且其间具有所述多个模块耦接部件之一的两个屏幕模块的第二单位像素之间的最大距离等于或小于包括多个子像素的单位像素的基准像素间距,并且所述基准像素间距是两个相邻单位像素的中心部之间的距离。

百度查询: 乐金显示有限公司 显示装置和使用该显示装置的多屏显示装置