申请/专利权人：慧荣科技股份有限公司

申请日：2017-11-10

公开（公告）日：2021-04-13

公开（公告）号：CN109599137B

主分类号：G11C7/10(20060101)

分类号：G11C7/10(20060101);G11C11/00(20060101)

优先权：["20170930 TW 106133912"]

专利状态码：有效-授权

法律状态：2021.04.13#授权;2019.05.03#实质审查的生效;2019.04.09#公开

摘要：本发明涉及一种存储装置，包括一基板、一第一介面连接器、一第二介面连接器以及多个存储晶片。该基板包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该第一边缘平行于该第三边缘，该第二边缘平行于该第四边缘，该第一边缘垂直于该第二边缘，该第一边缘的长度小于该第二边缘。第一介面连接器设于该第一边缘，其中，该第一介面连接器包括多个第一金手指，这些第一金手指朝一第一方向延伸。第二介面连接器设于该第二边缘，该第二介面连接器包括多个第二金手指，这些第二金手指朝一第二方向延伸。

主权项：1.一种存储装置，包括：一基板，包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该第一边缘平行于该第三边缘，该第二边缘平行于该第四边缘，该第一边缘垂直于该第二边缘，该第一边缘的长度小于该第二边缘；一第一介面连接器，设于该第一边缘，其中，该第一介面连接器包括多个第一金手指，这些第一金手指朝一第一方向延伸，该第一方向垂直于该第一边缘；一第二介面连接器，设于该第二边缘，该第二介面连接器包括多个第二金手指，这些第二金手指朝一第二方向延伸，该第二方向垂直于该第二边缘；以及多个存储晶片，设于该基板之上，其中，该第二介面连接器在该第一方向上位于这些存储晶片与该第一介面连接器之间，其中，该第一介面连接器适于被插入一第一介面插槽，该第二介面连接器适于被插入一第二介面插槽，其中，该存储装置以可选择的方式连接该第一介面插槽或该第二介面插槽。

全文数据：存储装置技术领域本发明有关于一种存储装置，特别有关于一种具有两种介面连接器的存储装置。背景技术已知的具有M.2介面连接器的存储卡，一般可分为224222mm×42mm、226022mm×60mm、228022mm×80mm等三种尺寸。而，当具有M.2介面连接器的存储卡欲连接PCIE介面插槽时，该具有M.2介面连接器的存储卡必须先连接一转接卡，并透过该转接卡连接该PCIE介面插槽。基于市场的需求，转接卡通常与存储卡搭售，因此大幅提高了存储卡产品的整体成本。发明内容本发明为了解决已知技术的问题而提供的一种存储装置，包括一基板、一第一介面连接器、一第二介面连接器以及多个存储晶片。该基板包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该第一边缘平行于该第三边缘，该第二边缘平行于该第四边缘，该第一边缘垂直于该第二边缘，该第一边缘的长度小于该第二边缘。第一介面连接器设于该第一边缘，其中，该第一介面连接器包括多个第一金手指，这些第一金手指朝一第一方向延伸。第二介面连接器设于该第二边缘，该第二介面连接器包括多个第二金手指，这些第二金手指朝一第二方向延伸。存储晶片设于该基板之上，其中，该第二介面连接器在该第一方向上位于这些存储晶片与该第一介面连接器之间。在一实施例中，这些存储晶片沿该第一方向排列。在一实施例中，该基板包括一第一表面以及一第二表面，该第一表面相反于该第二表面，这些存储晶片包括至少一第一快闪存储体晶片，该第一快闪存储体晶片设于该第一表面。在一实施例中，该存储装置更包括一控制器，其中，该控制器设于该基板的该第一表面，该控制器在该第一方向上位于该第一快闪存储体晶片与该第二介面连接器之间。在一实施例中，这些存储晶片还包括一动态随机存取存储体晶片，该动态随机存取存储体晶片设于该基板的该第一表面，其中，该动态随机存取存储体晶片在该第一方向上位于该第一快闪存储体晶片与该控制器之间。在一实施例中，这些存储晶片包括多个第一快闪存储体晶片，这些第一快闪存储体晶片设于该第一表面并沿该第一方向排列，这些第一快闪存储体位于该动态随机存取存储体晶片与该第三边缘之间。在一实施例中，该存储装置还包括至少一被动元件，该被动元件在该第一方向上位于该控制器与该第一介面连接器之间，该被动元件在该第二方向上位于该第二介面连接器与该第四边缘之间。在一实施例中，该被动元件为电容。在一实施例中，该存储装置还包括至少多个被动元件，该被动元件在该第一方向上位于该控制器与该第一介面连接器之间，该被动元件在该第二方向上位于该第二介面连接器与该第四边缘之间，这些被动元件沿该第一方向排列。在一实施例中，这些存储晶片包括多个第二快闪存储体晶片，这些第二快闪存储体晶片设于该第二表面并沿该第一方向排列。在一实施例中，这些存储晶片还包括一动态随机存取存储体晶片，该动态随机存取存储体晶片设于该基板的该第二表面，这些第二快闪存储体晶片与该动态随机存取存储体晶片沿该第一方向排列。在一实施例中，该第一介面连接器为一M.2连接器，该第二介面连接器为一PCIE连接器。在一实施例中，该第二介面连接器具有一连接器高度，该基板具有一基板高度，该连接器高度小于二分之一该基板高度。在一实施例中，该基板于该第二方向上被等分为一上基板部以及一下基板部，该第二介面连接器仅位于该下基板部。应用本发明实施例的存储装置，由于将两种不同规格的介面连接器被整合于单一个基板之上，因此毋须使用已知的转接卡，可大幅节省制造成本。附图说明图1A是显示本发明第一实施例的存储装置的第一表面。图1B是显示本发明第一实施例的存储装置的第二表面。图2A是显示本发明第二实施例的存储装置的第一表面。图2B是显示本发明第二实施例的存储装置的第二表面。图3是显示本发明第三实施例的存储装置。符号说明M1、M2、M3～存储装置；1～第一介面连接器；11～第一金手指；2～第二介面连接器；21～第二金手指；3～基板；31～第一边缘；32～第二边缘；33～第三边缘；34～第四边缘；35～第一表面；36～第二表面；37～上基板部；38～下基板部；4～存储晶片；41～第一快闪存储体晶片；42～第二快闪存储体晶片；43～动态随机存取存储体晶片；5～控制器；6～被动元件；X～第一方向；Y～第二方向；H～基板高度；h～连接器高度。具体实施方式参照图1A，其显示本发明第一实施例的存储装置M1，包括一基板3、一第一介面连接器1、一第二介面连接器2以及多个存储晶片4。该基板3包括一第一边缘31、一第二边缘32、一第三边缘33以及一第四边缘34，该第一边缘31平行于该第三边缘33，该第二边缘32平行于该第四边缘34，该第一边缘31垂直于该第二边缘32，该第一边缘31的长度小于该第二边缘32。第一介面连接器1设于该第一边缘31，其中，该第一介面连接器1包括多个第一金手指11，这些第一金手11指朝一第一方向X延伸。第二介面连接器2设于该第二边缘32，该第二介面连接器2包括多个第二金手指21，这些第二金手指21朝一第二方向Y延伸。存储晶片4设于该基板3之上，其中，该第二介面连接器2在该第一方向X上位于这些存储晶片4与该第一介面连接器1之间。应用本发明实施例的存储装置，由于将两种不同规格的介面连接器被整合于单一个基板之上，因此毋须使用已知的转接卡，可大幅节省制造成本。参照图1A，在一实施例中，这些存储晶片4沿该第一方向X排列。参照图1A、1B，在一实施例中，该基板3包括一第一表面35以及一第二表面36，该第一表面35相反于该第二表面36，这些存储晶片4包括至少一第一快闪存储体晶片41，该第一快闪存储体晶片41设于该第一表面35。参照图1A，在一实施例中，该存储装置M1还包括一控制器5，其中，该控制器5设于该基板3的该第一表面35，该控制器5在该第一方向X上位于该第一快闪存储体晶片41与该第二介面连接器2之间。在此实施例中，该控制器5透过走线耦接该第一介面连接器1以及该第二介面连接器2。该控制器5在该第一方向X上位于该第一快闪存储体晶片41与该第二介面连接器2之间，可降低线路的复杂度。参照图1A，在一实施例中，这些存储晶片4还包括一动态随机存取存储体晶片43，该动态随机存取存储体晶片43设于该基板3的该第一表面35，其中，该动态随机存取存储体晶片43在该第一方向X上位于该第一快闪存储体晶片41与该控制器5之间，藉此可降低线路的复杂度。参照图1A，在此实施例中，这些存储晶片包括多个第一快闪存储体晶片41，这些第一快闪存储体晶片41设于该第一表面35并沿该第一方向排列X，这些第一快闪存储体41位于该动态随机存取存储体晶片43与该第三边缘之间33。参照图1A，在一实施例中，该存储装置M1还包括至少一被动元件6，该被动元件6在该第一方向X上位于该控制器5与该第一介面连接器1之间，该被动元件6在该第二方向Y上位于该第二介面连接器2与该第四边缘34之间。在此实施例中，被动元件6的设置位置充分的利用了该第二介面连接器2与该第四边缘34之间的空间。在一实施例中，该被动元件6为电容。在一实施例中，该存储装置M1包括至少多个被动元件6，这些被动元件6沿该第一方向X排列。然而，上述揭示并未限制本发明，该被动元件6亦可能为其他元件，且其排列方式，依照被动元件6的尺寸及形状的不同，亦可能有其他变化。参照图1B，在一实施例中，这些存储晶片4包括多个第二快闪存储体晶片42，这些第二快闪存储体晶片42设于该第二表面36并沿该第一方向X排列。透过将这些第二快闪存储体晶片42设置于该第二表面36，可进一步提高存储装置的储存容量。参照图2A、2B，其显示本发明第二实施例的存储装置M2，在此实施例中，这些存储晶片4的动态随机存取存储体晶片43设于该基板的该第二表面36，这些第二快闪存储体晶片42与该动态随机存取存储体晶片36沿该第一方向X排列。换言之，该第一表面35并未设置动态随机存取存储体晶片43。在另一实施例中，该动态随机存取存储体晶片亦可能被省略，即，该存储装置M4的存储晶片4仅仅包括快闪存储体晶片。该第一表面35以及该第二表面36均未设置动态随机存取存储体晶片。在一实施例中，该第一介面连接器为一M.2连接器，该第二介面连接器为一PCIE连接器。然而，上述揭示并未限制本发明，该第一介面连接器以及该第二介面连接器亦可以为其他规格的连接器。再参照图1A，在此实施例中，该第二介面连接器2具有一连接器高度h，该基板具有一基板高度H，该连接器高度h大于等于于二分之一该基板高度H。就另一角度而言，在一实施例中，该基板3于该第二方向Y上被等分为一上基板部37以及一下基板部38，该第二介面连接器2位于该下基板部38以及部分的该上基板部37。参照图3，其显示本发明第三实施例的存储装置M3，在此实施例中，该第二介面连接器2具有一连接器高度h，该基板具有一基板高度H，该连接器高度h小于二分的一该基板高度H。就另一角度而言，在一实施例中，该基板3于该第二方向Y上被等分为一上基板部37以及一下基板部38，该第二介面连接器2仅位于该下基板部38。在此实施例中，该第二介面连接器2可适于连接PCIE插槽并提供完整的连接功能，但第二介面连接器2的尺寸可能较标准的PCIE连接器略小。由于本发明实施例的存储装置的重量较轻，因此即使第二介面连接器2的尺寸较标准的PCIE连接器略小，其仍然可确实的插设于PCIE插槽之中而不会松脱。本发明实施例的基板可以采用226022mm×60mm、228022mm×80mm等规格的基板，其亦可能采用其他规格的基板。虽然本发明已以具体的较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉技术领域者，在不脱离本发明的精神和范围内，仍可作些许的更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

权利要求：1.一种存储装置，包括：一基板，包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该第一边缘平行于该第三边缘，该第二边缘平行于该第四边缘，该第一边缘垂直于该第二边缘，该第一边缘的长度小于该第二边缘；一第一介面连接器，设于该第一边缘，其中，该第一介面连接器包括多个第一金手指，这些第一金手指朝一第一方向延伸；一第二介面连接器，设于该第二边缘，该第二介面连接器包括多个第二金手指，这些第二金手指朝一第二方向延伸；以及多个存储晶片，设于该基板之上，其中，该第二介面连接器在该第一方向上位于这些存储晶片与该第一介面连接器之间。2.如权利要求1所述的存储装置，其特征在于，这些存储晶片沿该第一方向排列。3.如权利要求2所述的存储装置，其特征在于，该基板包括一第一表面以及一第二表面，该第一表面相反于该第二表面，这些存储晶片包括至少一第一快闪存储体晶片，该第一快闪存储体晶片设于该第一表面。4.如权利要求3所述的存储装置，其特征在于，还包括一控制器，其中，该控制器设于该基板的该第一表面，该控制器在该第一方向上位于该第一快闪存储体晶片与该第二介面连接器之间。5.如权利要求4所述的存储装置，其特征在于，这些存储晶片还包括一动态随机存取存储体晶片，该动态随机存取存储体晶片设于该基板的该第一表面，其中，该动态随机存取存储体晶片在该第一方向上位于该第一快闪存储体晶片与该控制器之间。6.如权利要求5所述的存储装置，其特征在于，这些存储晶片包括多个第一快闪存储体晶片，这些第一快闪存储体晶片设于该第一表面并沿该第一方向排列，这些第一快闪存储体位于该动态随机存取存储体晶片与该第三边缘之间。7.如权利要求4所述的存储装置，其特征在于，还包括至少一被动元件，该被动元件在该第一方向上位于该控制器与该第一介面连接器之间，该被动元件在该第二方向上位于该第二介面连接器与该第四边缘之间。8.如权利要求7所述的存储装置，其特征在于，该被动元件为电容。9.如权利要求4所述的存储装置，其特征在于，还包括至少多个被动元件，该被动元件在该第一方向上位于该控制器与该第一介面连接器之间，该被动元件在该第二方向上位于该第二介面连接器与该第四边缘之间，这些被动元件沿该第一方向排列。10.如权利要求3所述的存储装置，其特征在于，这些存储晶片包括多个第二快闪存储体晶片，这些第二快闪存储体晶片设于该第二表面并沿该第一方向排列。11.如权利要求10所述的存储装置，其特征在于，这些存储晶片还包括一动态随机存取存储体晶片，该动态随机存取存储体晶片设于该基板的该第二表面，这些第二快闪存储体晶片与该动态随机存取存储体晶片沿该第一方向排列。12.如权利要求1所述的存储装置，其特征在于，该第一介面连接器为一M.2连接器，该第二介面连接器为一PCIE连接器。13.如权利要求1所述的存储装置，其特征在于，该第二介面连接器具有一连接器高度，该基板具有一基板高度，该连接器高度小于二分之一该基板高度。14.如权利要求1所述的存储装置，其特征在于，该基板于该第二方向上被等分为一上基板部以及一下基板部，该第二介面连接器仅位于该下基板部。

百度查询： 慧荣科技股份有限公司 存储装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD