申请/专利权人：上海华力集成电路制造有限公司

申请日：2019-06-03

公开（公告）日：2021-04-13

公开（公告）号：CN110277313B

主分类号：H01L21/28(20060101)

分类号：H01L21/28(20060101);H01L21/311(20060101);H01L21/3115(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.13#授权;2019.10.22#实质审查的生效;2019.09.24#公开

摘要：本发明公开了一种侧墙的制造方法，包括步骤：步骤一、形成栅介质层和多晶硅栅，在多晶硅栅的顶部表面形成有氮化硅组成的硬质掩模层；步骤二、采用原子层沉积工艺形成第二氮化硅层；步骤三、采用离子注入工艺进行氮化硅的修饰处理，多晶硅栅的侧面的第二氮化硅层保持为未被修饰处理；步骤四、采用DHF去除被修饰处理的氮化硅，未被修饰处理的氮化硅保留在多晶硅栅的侧面形成第一层侧墙。本发明能对多晶硅栅侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅顶部形成氮化硅侧墙围栏。

主权项：1.一种侧墙的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成栅介质层和多晶硅栅，在所述多晶硅栅的顶部表面形成有由第一氮化硅层组成的硬质掩模层；步骤二、采用原子层沉积工艺形成第二氮化硅层，所述第二氮化硅层覆盖在所述多晶硅栅的侧面和所述多晶硅栅外部的所述半导体衬底表面以及包覆在所述硬质掩模层的顶部表面和侧面；步骤三、采用离子注入工艺进行氮化硅的修饰处理，被修饰处理的氮化硅包括所述多晶硅栅外部的所述半导体衬底表面的所述第二氮化硅层和所述多晶硅栅顶部的所述硬质掩模层以及包覆在所述硬质掩模层顶部表面和侧面的所述第二氮化硅层；所述多晶硅栅的侧面的所述第二氮化硅层保持为未被修饰处理；所述被修饰处理的氮化硅能被DHF去除，未被修饰处理的氮化硅不能被DHF去除；步骤四、采用DHF去除所述被修饰处理的氮化硅，所述未被修饰处理的氮化硅保留在所述多晶硅栅的侧面形成第一层侧墙，所述第一层侧墙的顶部表面低于等于所述多晶硅栅的顶部表面，从而消除由于所述第一层侧墙突出到所述多晶硅栅的顶部表面而形成的围栏结构。

全文数据：侧墙的制造方法技术领域本发明涉及一种半导体集成电路制造方法，特别是涉及一种侧墙的制造方法。背景技术在半导体制造中，在形成由栅介质层和多晶硅栅叠加而成的栅极结构之后，往往需要在多晶硅栅的侧面形成侧墙，侧墙的材料通常会包括氮化硅。而在多晶硅栅的定义过程中，往往需要采用到硬质掩模层，硬质掩模层通常也需要采用氮化硅。在一些工艺中，如薄掩埋氧化物上硅SOTB的制造工艺中，多晶硅栅形成之后第一层侧墙对应的氮化硅往往需要采用原子层沉积ALD工艺形成。而多晶硅栅顶部的硬质掩模层往往需要去除如采用热磷酸去除，但是ALD工艺形成的氮化硅不能被热磷酸去除，这样在采用热磷酸去除硬质掩模层的氮化硅的过程中，位于硬质掩模层侧面的第一层侧墙对应的氮化硅往往会保留；这样，在去除硬质掩模层之后，第一层侧墙会突出到多晶硅栅的顶部表面之上，从而形成围栏fence结构，从而影响器件的性能并从而影响产品的良率。发明内容本发明所要解决的技术问题是提供一种侧墙的制造方法，能对多晶硅栅侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅顶部形成氮化硅侧墙围栏。为解决上述技术问题，本发明提供的侧墙的制造方法包括如下步骤：步骤一、在半导体衬底表面形成栅介质层和多晶硅栅，在所述多晶硅栅的顶部表面形成有由第一氮化硅层组成的硬质掩模层。步骤二、采用原子层沉积工艺形成第二氮化硅层，所述第二氮化硅层覆盖在所述多晶硅栅的侧面和所述多晶硅栅外部的所述半导体衬底表面以及包覆在所述硬质掩模层的顶部表面和侧面。步骤三、采用离子注入工艺进行氮化硅的修饰处理，被修饰处理的氮化硅包括所述多晶硅栅外部的所述半导体衬底表面的所述第二氮化硅层和所述多晶硅栅顶部的所述硬质掩模层以及包覆在所述硬质掩模层顶部表面和侧面的所述第二氮化硅层；所述多晶硅栅的侧面的所述第二氮化硅层保持为未被修饰处理；所述被修饰处理的氮化硅能被稀氢氟酸DHF去除，未被修饰处理的氮化硅不能被DHF去除。步骤四、采用DHF去除所述被修饰处理的氮化硅，所述未被修饰处理的氮化硅保留在所述多晶硅栅的侧面形成第一层侧墙，所述第一层侧墙的顶部表面低于等于所述多晶硅栅的顶部表面，从而消除由于所述第一层侧墙突出到所述多晶硅栅的顶部表面而形成的围栏结构。进一步的改进是，还包括如下步骤：步骤五、在形成有所述第一层侧墙的所述多晶硅栅的侧面形成由第三氮化硅层组成的第二层侧墙。进一步的改进是，所述第二层侧墙采用先生长第三氮化硅层，之后再进行自对准干法刻蚀形成所述第二层侧墙。进一步的改进是，步骤三中所述修饰处理的离子注入的离子为氢离子。进一步的改进是，步骤二中，位于所述多晶硅栅顶部的所述硬质掩模层和所述第二氮化硅层的叠加厚度小于等于进一步的改进是，步骤一中所述半导体衬底采用SOI衬底，所述SOI衬底包括底部体硅、埋氧化层和顶部硅层。进一步的改进是，所述多晶硅栅对应的晶体管为SOTB晶体管；所述栅介质层形成在所述顶部硅层表面上。进一步的改进是，所述栅介质层为栅氧化层。进一步的改进是，在所述半导体衬底上形成有场氧层，由所述场氧层隔离出有源区。进一步的改进是，所述场氧层为采用浅沟槽隔离工艺形成。进一步的改进是，在步骤五之后还包括步骤：步骤六、采用外延生长工艺在形成有所述第二层侧墙的所述多晶硅栅外的所述半导体衬底表面形成半导体外延层。进一步的改进是，在进行所述半导体外延层的外延生长工艺之前还包括对所述半导体衬底表面进行清洗的步骤。进一步的改进是，所述半导体外延层为硅外延层。进一步的改进是，在步骤六之后还包括步骤：步骤七、在所述多晶硅栅两侧的所述半导体外延层中形成源区和漏区。进一步的改进是，步骤三中所述修饰处理的离子注入为垂直注入。本发明在多晶硅栅侧面形成采用原子层沉积工艺形成的第二氮化硅层之后，增加了一步采用离子注入工艺进行氮化硅的修饰处理，利用被离子注入修饰过的氮化硅能被DHF去除而未被离子注入修饰过的氮化硅不会被DHF去除的特点，结合后续的DHF去除工艺自对准将多晶硅栅侧面之外的氮化硅都去除，而将保留在多晶硅栅侧面的第二氮化硅层作为第一层侧墙；由于位于多晶硅栅顶部的整个厚度范围内硬质掩模层都被离子注入修饰过，多晶硅栅顶部的硬质掩模层连同包覆在硬质掩模层的顶部表面和侧面的第二氮化硅层都会被DHF去除，所以能耐避免突出到多晶硅栅顶部的由侧墙围成的围栏的形成，所以，本发明能对多晶硅栅侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅顶部形成氮化硅侧墙围栏。附图说明下面结合附图和具体实施方式对本发明作进一步详细的说明：图1是本发明实施例侧墙的制造方法的流程图；图2A-图2E是本发明实施例侧墙的制造方法各步骤中的器件结构图。具体实施方式如图1所示，是本发明实施例侧墙的制造方法的流程图；如图2A至图2E所示，是本发明实施例侧墙的制造方法各步骤中的器件结构图，本发明实施例侧墙的制造方法包括如下步骤：步骤一、如图2A所示，在半导体衬底表面形成栅介质层5和多晶硅栅6，在所述多晶硅栅6的顶部表面形成有由第一氮化硅层组成的硬质掩模层7。步骤一中所述半导体衬底采用SOI衬底，所述SOI衬底包括底部体硅1、埋氧化层2和顶部硅层3。所述多晶硅栅6对应的晶体管为SOTB晶体管；所述栅介质层5形成在所述顶部硅层3表面上。所述栅介质层5为栅氧化层。在所述半导体衬底上形成有场氧层4，由所述场氧层4隔离出有源区。所述场氧层4为采用浅沟槽隔离工艺形成。步骤二、如图2A所示，采用原子层沉积工艺形成第二氮化硅层8，所述第二氮化硅层8覆盖在所述多晶硅栅6的侧面和所述多晶硅栅6外部的所述半导体衬底表面以及包覆在所述硬质掩模层7的顶部表面和侧面。位于所述多晶硅栅6顶部的所述硬质掩模层7和所述第二氮化硅层8的叠加厚度小于等于步骤三、如图2B所示，采用离子注入工艺进行氮化硅的修饰处理，被修饰处理的氮化硅包括所述多晶硅栅6外部的所述半导体衬底表面的所述第二氮化硅层8和所述多晶硅栅6顶部的所述硬质掩模层7以及包覆在所述硬质掩模层7顶部表面和侧面的所述第二氮化硅层8；所述多晶硅栅6的侧面的所述第二氮化硅层8保持为未被修饰处理；所述被修饰处理的氮化硅能被稀氢氟酸DHF去除，未被修饰处理的氮化硅不能被DHF去除。图2B中，所述修饰处理的离子注入如标记101对应的箭头线所示。所述修饰处理的离子注入为垂直注入。本发明实施例方法中，所述修饰处理的离子注入的离子为轻离子如氢离子。被修饰处理的所述第二氮化硅层单独用标记8a表示，被修饰处理的所述硬质掩模层单独用标记7a表示。步骤四、如图2C所示，采用DHF去除所述被修饰处理的氮化硅，所述未被修饰处理的氮化硅保留在所述多晶硅栅6的侧面形成第一层侧墙8b，所述第一层侧墙8b的顶部表面低于等于所述多晶硅栅6的顶部表面，从而消除由于所述第一层侧墙8b突出到所述多晶硅栅6的顶部表面而形成的围栏结构。步骤五、如图2D所示，在形成有所述第一层侧墙8b的所述多晶硅栅6的侧面形成由第三氮化硅层组成的第二层侧墙9。较佳选择为，所述第二层侧墙9采用先生长第三氮化硅层，之后再进行自对准干法刻蚀形成所述第二层侧墙9。还包括步骤：步骤六、如图2E所示，采用外延生长工艺在形成有所述第二层侧墙9的所述多晶硅栅6外的所述半导体衬底表面形成半导体外延层10。在进行所述半导体外延层10的外延生长工艺之前还包括对所述半导体衬底表面进行清洗的步骤。所述半导体外延层10为硅外延层。步骤七、在所述多晶硅栅6两侧的所述半导体外延层10中形成源区和漏区。本发明实施例在多晶硅栅6侧面形成采用原子层沉积工艺形成的第二氮化硅层8之后，增加了一步采用离子注入工艺进行氮化硅的修饰处理，利用被离子注入修饰过的氮化硅能被DHF去除而未被离子注入修饰过的氮化硅不会被DHF去除的特点，结合后续的DHF去除工艺自对准将多晶硅栅6侧面之外的氮化硅都去除，而将保留在多晶硅栅6侧面的第二氮化硅层8作为第一层侧墙8b；由于位于多晶硅栅6顶部的整个厚度范围内硬质掩模层7都被离子注入修饰过，多晶硅栅6顶部的硬质掩模层7连同包覆在硬质掩模层7的顶部表面和侧面的第二氮化硅层8都会被DHF去除，所以能耐避免突出到多晶硅栅6顶部的由侧墙围成的围栏的形成，所以，本发明实施例能对多晶硅栅6侧面外的采用ALD沉积的氮化硅进行很好的去除，避免在多晶硅栅6顶部形成氮化硅侧墙围栏。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

权利要求：1.一种侧墙的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成栅介质层和多晶硅栅，在所述多晶硅栅的顶部表面形成有由第一氮化硅层组成的硬质掩模层；步骤二、采用原子层沉积工艺形成第二氮化硅层，所述第二氮化硅层覆盖在所述多晶硅栅的侧面和所述多晶硅栅外部的所述半导体衬底表面以及包覆在所述硬质掩模层的顶部表面和侧面；步骤三、采用离子注入工艺进行氮化硅的修饰处理，被修饰处理的氮化硅包括所述多晶硅栅外部的所述半导体衬底表面的所述第二氮化硅层和所述多晶硅栅顶部的所述硬质掩模层以及包覆在所述硬质掩模层顶部表面和侧面的所述第二氮化硅层；所述多晶硅栅的侧面的所述第二氮化硅层保持为未被修饰处理；所述被修饰处理的氮化硅能被DHF去除，未被修饰处理的氮化硅不能被DHF去除；步骤四、采用DHF去除所述被修饰处理的氮化硅，所述未被修饰处理的氮化硅保留在所述多晶硅栅的侧面形成第一层侧墙，所述第一层侧墙的顶部表面低于等于所述多晶硅栅的顶部表面，从而消除由于所述第一层侧墙突出到所述多晶硅栅的顶部表面而形成的围栏结构。2.如权利要求1所述的侧墙的制造方法，其特征在于，还包括如下步骤：步骤五、在形成有所述第一层侧墙的所述多晶硅栅的侧面形成由第三氮化硅层组成的第二层侧墙。3.如权利要求2述的侧墙的制造方法，其特征在于：所述第二层侧墙采用先生长第三氮化硅层，之后再进行自对准干法刻蚀形成所述第二层侧墙。4.如权利要求1述的侧墙的制造方法，其特征在于：步骤三中所述修饰处理的离子注入的离子为氢离子。5.如权利要求1述的侧墙的制造方法，其特征在于：步骤二中，位于所述多晶硅栅顶部的所述硬质掩模层和所述第二氮化硅层的叠加厚度小于等于6.如权利要求2述的侧墙的制造方法，其特征在于：步骤一中所述半导体衬底采用SOI衬底，所述SOI衬底包括底部体硅、埋氧化层和顶部硅层。7.如权利要求6述的侧墙的制造方法，其特征在于：所述多晶硅栅对应的晶体管为SOTB晶体管；所述栅介质层形成在所述顶部硅层表面上。8.如权利要求7述的侧墙的制造方法，其特征在于：所述栅介质层为栅氧化层。9.如权利要求7述的侧墙的制造方法，其特征在于：在所述半导体衬底上形成有场氧层，由所述场氧层隔离出有源区。10.如权利要求9述的侧墙的制造方法，其特征在于：所述场氧层为采用浅沟槽隔离工艺形成。11.如权利要求7述的侧墙的制造方法，其特征在于：在步骤五之后还包括步骤：步骤六、采用外延生长工艺在形成有所述第二层侧墙的所述多晶硅栅外的所述半导体衬底表面形成半导体外延层。12.如权利要求11述的侧墙的制造方法，其特征在于：在进行所述半导体外延层的外延生长工艺之前还包括对所述半导体衬底表面进行清洗的步骤。13.如权利要求11述的侧墙的制造方法，其特征在于：所述半导体外延层为硅外延层。14.如权利要求11述的侧墙的制造方法，其特征在于：在步骤六之后还包括步骤：步骤七、在所述多晶硅栅两侧的所述半导体外延层中形成源区和漏区。15.如权利要求1述的侧墙的制造方法，其特征在于：步骤三中所述修饰处理的离子注入为垂直注入。

百度查询： 上海华力集成电路制造有限公司 侧墙的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD