申请/专利权人：意法半导体国际有限公司

申请日：2020-06-24

公开（公告）日：2021-04-13

公开（公告）号：CN212969590U

主分类号：H03K3/023(20060101)

分类号：H03K3/023(20060101);H03K3/027(20060101);H03K3/012(20060101)

优先权：["20190625 US 62/866,230","20200619 US 16/906,664"]

专利状态码：有效-授权

法律状态：2021.04.13#授权

摘要：本申请的实施例涉及一种混合驱动器。该混合驱动器接收互补的高速输入数据信号和成对的低速输入数据信号、选择成对的输入数据信号中的一对输入数据信号、并基于所选择的一对输入数据信号来驱动第一输出节点和第二输出节点上的输出数据信号。混合驱动器包括分别耦合到第一输出节点和第二输出节点的第一驱动器电路和第二驱动器电路。每个驱动器电路包括耦合在第一供电电压节点和参考电压节点之间的第一串联晶体管和第二串联晶体管，其中第一串联晶体管和第二串联晶体管的互连耦合到对应的第一输出节点或第二输出节点。每个第一驱动器电路和第二驱动器电路包括与对应的第一晶体管并联耦合的第三晶体管。响应于对应的低速输入数据信号每个第一晶体管和第三晶体管将对应的输出节点并联耦合到第二供电电压节点。

主权项：1.一种混合驱动器，其特征在于，包括：高速差分驱动器电路，包括耦合在第一供电电压节点和第一输出节点之间的第一晶体管、以及耦合在所述第一输出节点和参考电压节点之间的第二晶体管；低速驱动器电路，包括与所述第一晶体管并联耦合的第三晶体管；以及逻辑电路，耦合到所述高速差分驱动器电路和所述低速驱动器电路，所述逻辑电路被配置为接收第一高速差分输入信号和第二高速差分输入信号、第一低速输入信号、以及具有指示高速操作模式或低速操作模式的值的模式选择信号；并且所述逻辑电路被配置为响应于指示所述高速操作模式的所述模式选择信号而生成控制信号，所述控制信号响应于所述第一高速差分输入信号和所述第二高速差分输入信号而激活和停用所述第一晶体管和所述第二晶体管、并且停用所述第三晶体管；并且所述逻辑电路被配置为响应于指示所述低速操作模式的所述模式选择信号而生成控制信号，以响应于具有第一值的所述低速输入信号来激活所述第二晶体管、并且以响应于具有第二值的所述低速输入信号来激活所述第一晶体管和所述第三晶体管。

全文数据：

权利要求：

百度查询： 意法半导体国际有限公司 混合驱动器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD