申请/专利权人：灿芯半导体(上海)有限公司

申请日：2021-01-23

公开（公告）日：2021-04-27

公开（公告）号：CN112713892A

主分类号：H03K19/0175(20060101)

分类号：H03K19/0175(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2021.05.14#实质审查的生效;2021.04.27#公开

摘要：本发明提供了一种新型高速DDR发送电路，包括两个PMOS管PM1、PM2和两个NMOS管NM1、NM2；PM1的源极接高电压VDDQ，漏极与PM2的源极相连，PM2的漏极与一电阻相连，电阻的另一端与输出垫片相连；PM1的栅极和控制线netp相连，netp通过反向器INV1与数据输入DIN相连，INV1与netp之间设有电容C；INV1的工作电压为低电压VDD，电容C和netp为PM1的栅极提供一个电压VDDL，以对PM1进行保护；NM1的源极接地，漏极与NM2的源极相连，NM2的漏极与电阻相连；NM1的栅极通过反向器INV2与数据输入DIN相连；采用速度较快的低压器件做主驱动电路及前驱动电路，同时利用时钟信号和开关电容在不额外大幅增加功耗的情况下制造一个电压来保证低压器件的安全性，有效提高了电路的工作速度。

主权项：1.一种新型高速DDR发送电路，其特征在于：包括两个PMOS管PM1、PM2以及两个与PMOS管并联的NMOS管NM1、NM2；其中PM1的源极接高电压VDDQ，漏极与PM2的源极相连，PM2的漏极则与一电阻相连，电阻的另一端与输出垫片相连；PM1的栅极和控制线netp相连，netp通过反向器INV1与数据输入DIN相连，INV1与netp之间设有电容C；INV1的工作电压为低电压VDD，电容C和netp能为PM1的栅极提供一个电压VDDLVDDL＝VDDQ-VDD，以对PM1进行保护；NM1的源极接地，漏极与NM2的源极相连，NM2的漏极同样与所述电阻相连；NM1的栅极通过反向器INV2与数据输入DIN相连。

全文数据：

权利要求：

百度查询： 灿芯半导体(上海)有限公司 一种新型高速DDR发送电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD