申请/专利权人：硅显示技术有限公司

申请日：2017-02-17

公开（公告）日：2021-04-27

公开（公告）号：CN107104138B

主分类号：H01L29/10(20060101)

分类号：H01L29/10(20060101);H01L29/786(20060101)

优先权：["20160219 KR 10-2016-0019964","20160311 KR 10-2016-0029782"]

专利状态码：有效-授权

法律状态：2021.04.27#授权;2017.09.22#实质审查的生效;2017.08.29#公开

摘要：本发明一实施例的氧化物半导体晶体管包括：基板、位于基板上的第一栅极、位于基板及第一栅极上的栅极绝缘膜、位于栅极绝缘膜上的氧化物半导体层、位于氧化物半导体层上的蚀刻阻挡层、以及位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极。

主权项：1.一种氧化物半导体晶体管，包括：基板；位于所述基板上的第一栅极；位于所述基板及所述第一栅极上的栅极绝缘膜；位于所述栅极绝缘膜上的氧化物半导体层；位于所述氧化物半导体层上的蚀刻阻挡层；以及位于所述氧化物半导体层及所述蚀刻阻挡层上且彼此隔开的源极和漏极，所述氧化物半导体层包括多个氧化物半导体岛形图案，所述多个氧化物半导体岛形图案在与所述第一栅极的宽度方向垂直的方向上彼此隔开，并且所述蚀刻阻挡层包括多个蚀刻阻挡岛形图案，所述多个蚀刻阻挡岛形图案在与所述第一栅极的宽度方向垂直的方向上彼此隔开，其中，所述多个蚀刻阻挡岛形图案中的每个设置在相应的氧化物半导体岛形图案上，使得所述多个氧化物半导体岛形图案中的每个被相应的蚀刻阻挡岛形图案覆盖，所述源极和漏极与所述氧化物半导体层和所述蚀刻阻挡层的所有多个岛形图案的一部分重叠，所述多个蚀刻阻挡岛形图案的相邻蚀刻阻挡岛形图案之间的隔开距离为1μm至5μm，并且所述多个蚀刻阻挡岛形图案中所有图案宽度的总和以及所述多个蚀刻阻挡岛形图案的所有相邻蚀刻阻挡岛形图案之间隔开距离的总和的总宽度为100μm至110μm，所述多个氧化物半导体岛形图案中的每个的宽度为1μm至4μm，并且，所述多个蚀刻阻挡岛形图案中的每个的宽度为1μm至4μm，以及所述多个氧化物半导体岛形图案的数量为20至50，并且，所述多个蚀刻阻挡岛形图案的数量为20至50。

全文数据：SI化物半导体晶体管技术领域[0001]本发明涉及一种可用于显示器像素元件的氧化物半导体晶体管。背景技术[0002]近来，正在加快研发通过利用氧化物半导体即非晶铟镓锌氧化物a-IGZO的驱动元件来驱动的显示器。与此同时，不仅对显示元件驱动最基本的迁移率，而且对基于电压电流的稳定性都进行了相当的研宄。[0003]有关于此，以往基本上采用了通过利用非晶硅a-Si的驱动元件来驱动的显示器，但目前显示器中使用基于多晶硅Poly-Si的驱动元件，其不仅具有高迀移率，而且基于电流及强电压的可靠性高，因此目前用于诸多产品中。[0004]然而，对于所述现有的基于多晶硅的半导体薄膜晶体管，为了结晶化需要使用准分子激光退火ELA设备，从而具有高性能的特性，此时使用的ELA设备生产成本高以及需要维修费用。[0005]因此，正在兴起对可替代所述半导体薄膜晶体管的氧化物半导体的研究。有关于此，近来正在研发一种适用氧化物半导体a-IGZ0的显示器，但是存在如下缺陷：迁移率为10cm2VS以下较低，而且氧化物半导体薄膜晶体管的可靠性测试之一的正偏压温度应力PBTS、高电流温度应力HCTS的变动幅度大。发明内容[0006]技术问题[0007]为了解决如上所述的现有技术的问题，本发明的目的是提供一种氧化物半导体晶体管，其可用作具有高迁移率以及能提高基于高电流的可靠性的显示器像素元件。[OOOS]本发明的另一个目的是提供一种可以低成本及简单的方法制造所述氧化物半导体晶体管的方法。[0009]除了上述目的之外，根据本发明的示例性实施方案还可用于实现没有具体提到的其他目的。[0010]技术方案[0011]本发明一实施例的氧化物半导体晶体管包括:基板、位于基板上的第一栅极、位于基板及第一栅极上的栅极绝缘膜GateInsulator、位于栅极绝缘膜上的氧化物半导体层、位于氧化物半导体层上的蚀刻阻挡层etchstopperlayer、以及位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极。[0012]氧化物半导体层及蚀刻阻挡层包括多个岛形图案（islandpattern，所述多个岛形图案沿第一栅极的宽度方向形成，且在第一栅极的宽度方向上沿垂直方向彼此隔开。[0013]蚀刻阻挡层的岛形图案的宽度可等于或小于氧化物半导体层的岛形图案的宽度。[0014]岛形图案的宽度可为lwn至10wn。[0015]岛形图案之间的隔开距离可为加至㈣。[0016]岛形图案可为2个至50个。[0017]多个岛形图案可彼此平行。[0018]蚀刻阻挡层可包括Si〇2、Al2〇3及SiNx中的一种以上物质。[0019]氧化物半导体层可包括铟镓锌氧化物（IGZ0、锌氧化物ZnO、铟锌氧化物（IZ0、铟锡氧化物IT0、锌锡氧化物ZT0、镓锌氧化物GZ0、铪铟锌氧化物HIZ0、锌铟锡氧化物ZIT0及铝锌锡氧化物AZT0中的一种以上物质。[0020]还可包括覆盖源极、漏极和蚀刻阻挡层的保护层PassivationLayer及位于保护层上的第二栅极。[0021]第一栅极和第二栅极可通过过孔viahole电连接。[0022]第一栅极和第二栅极可彼此重叠。[0023]第二栅极的截面的宽度可短于源极和漏极之间的隔开距离。[0024]第二栅极与源极之间的隔开距离可为〇.5wn至5wn，第二栅极与漏极之间的隔开距离可为〇.5um至5um。[0025]本发明一实施例的氧化物半导体晶体管包括:基板、位于基板上的绝缘膜、位于绝缘膜上的氧化物半导体层、位于氧化物半导体上的蚀刻阻挡层、位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极、覆盖源极、漏极和蚀刻阻挡层的栅极绝缘膜层、以及位于栅极绝缘膜层上的栅极。[0026]氧化物半导体层及蚀刻阻挡层包括多个岛形图案，所述多个岛形图案沿栅极的宽度方向形成，且在栅极的宽度方向上沿垂直方向彼此隔开。[0027]栅极的截面的宽度可短于源极和漏极之间的隔开距离。[0028]岛形图案的宽度可为1M1至lOwii。[0029]岛形图案之间的隔开距离可为lum至5M1。[0030]岛形图案可为2个至50个。[0031]多个岛形图案可彼此平行。[0032]发明效果[0033]本发明的氧化物半导体晶体管具有高迁移率以及可提高对pBTS、HCTS的可靠性，从而可以提高电特性。附图说明[0034]图1是本发明一实施例的氧化物半导体晶体管的立体图。[0035]图2是本发明一实施例的氧化物半导体晶体管的截面图。[0036]图3是本发明一实施例的氧化物半导体晶体管的制造方法的整体流程图。[0037]图4示出本发明一实施例的氧化物半导体晶体管岛形图案。[0038]图5是示出本发明一实施例的氧化物半导体晶体管的转移特性曲线（TransferCurve及电流曲线outputcurve的曲线图。[0039]图6示出根据本发明一实施例的氧化物半导体晶体管的岛形图案结构的基于阈值电压VTH及摆幅swing的特性曲线和岛形图案。[0040]图7是分别示出本发明一实施例的氧化物半导体晶体管的施加正电压+2〇v和6〇°C温度时以及施加漏极电流l〇〇uA和6TC温度时的电特性的曲线图。[0041]图8及9是本发明另一实施例的氧化物半导体晶体管的截面图。[0042]图10是本发明另一实施例的氧化物半导体晶体管的制造方法的整体流程图。[0043]图11是根据本发明一实施例适用于IXD面板和AM0LH面板时的模式图。[0044]图12至图15示出本发明另一实施例的电特性。[0045]图16分别示出本发明另一实施例的氧化物半导体晶体管的施加正电压+20V和60°C温度时以及施加漏极电流100uA和60°C温度时的电特性。具体实施方式[0046]参照附图详细描述本发明实施例，以使本发明所属领域的普通技术人员容易实施本发明。本发明能够以各种不同方式实施，并不限于本文所述的实施例。为了清楚地描述本发明，附图中省略了无关的部分，整篇说明书中相同或类似的组件采用了相同的附图标记。另外，对于众所周知的公知技术，省略了其详细描述。[0047]在整篇说明书中，某一部分“包括”或“包含”某一组件时，在没有特别相反的记载的情况下表示可进一步包括其他组件，而非排除其他组件。[0048]如图1所示，本发明一实施例的氧化物半导体晶体管100可由基板102、第一栅极104、栅极绝缘膜1〇6、氧化物半导体层108、蚀刻阻挡层111、源极112、漏极114组成。[0049]本发明的氧化物半导体晶体管100可为氧化物半导体薄膜晶体管TFT:ThinFilmTransistor〇[0050]本发明的基板102可采用玻璃glass、塑料或石英材料。[0051]本发明的第一栅极104位于基板102上，可具有一定面积。第一栅极104可包括金属材料，例如可包括钼Mo。[OO52]氧化物半导体晶体管100包括依次层叠的第一栅极1〇4、栅极绝缘膜1〇6、氧化物半导体层108、以及蚀刻阻挡层111。[0053]栅极绝缘膜1〇6可包括氧化物或金属氧化物，例如可包括硅氧化物Si0x。[00M]氧化物半导体层108位于栅极绝缘膜106上。氧化物半导体层108可包括铟In，而且可包括铟镓锌氧化物IGZ0、锌氧化物ZnO、铟锌氧化物（IZ0、铟锡氧化物IT0、锌锡氧化物ZT0、镓锌氧化物GZ0、铪铟锌氧化物HIZ0、锌铟锡氧化物ZIT0及铝锌锡氧化物AH0中的任何一种物质。[0055]如图1及图2b所示，蚀刻阻挡层111可与氧化物半导体层1〇8平行地位于氧化物半导体层108上。而且，如图2⑹所不以垂直于半导体沟道channel的截面表示时，蚀刻阻挡层111可平行地形成为与氧化物半导体层108相同的图案。[0056]蚀刻阻挡层111可为氧化物或金属氧化物，例如可包括Si〇2、Al2〇3及SiNx中的任何一种物质。[0057]如图2a及c和图4⑹所示，氧化物半导体层1〇8及所述蚀刻阻挡层111可包括多个岛形图案。岛形图案为两个以上的图案，分别可具有相同的宽度，各图案之间的隔开距离可相同。只是，各岛形图案也可以具有不同宽度，各岛形图案之间的隔开距离也可以不同。[0058]岛形图案的宽度可为约lwn至约10wn，优选可为约lym至约5mi。只是，多个岛形图案可形成为总宽度小于源极112及漏极114的宽度图4。但，多个岛形图案的宽度可大于第一栅极104的宽度。也就是说，岛形图案可形成为宽于源极li2及漏极114的隔开距离且与源极112及漏极114部分重叠。[0059]多个岛形图案之间的隔开距离可为lwn至5wn。如图4b所示，岛形图案及隔开距离包括在内的岛形图案的总宽度TotalWidth可具有约100至约llOwn的范围。将岛形图案的总宽度TotalWidth保持在100至llOwn的范围，且减小各岛形图案的宽度和岛形图案之间的隔开距离，以增加岛形图案的数量，从而可以提高氧化物半导体晶体管1〇〇的电特性。关于电特性的提高，在下面进行描述参见对图5至图7的描述）。[0060]蚀刻阻挡层111的岛形图案可位于氧化物半导体层108的岛形图案上。氧化物半导体层108和蚀刻阻挡层111的岛形图案可具有相同的宽度和图案之间的隔开距离。只是，如图4所示，蚀刻阻挡层111的岛形图案的宽度可小于氧化物半导体层1〇8的岛形图案的宽度，而截面形状可以平行，如图2b和d所示。[0061]氧化物半导体层108及蚀刻阻挡层111的岛形图案可为多个，如图2及图4所示配置成彼此平行且在源极112及漏极114的宽度方向上彼此平行地形成。[0062]岛形图案的数量为2个至50个，而且可形成为具有相同的图案宽度及隔开距离。如图4a所示，本发明通过使用与没有岛形图案而包括一个氧化物半导体层1〇8的现有氧化物半导体晶体管相同数量的掩膜来形成2个以上的岛形图案，从而改善了后述的电特性，并通过实验确认到形成20个至50个岛形图案时显示出最佳的电特性。[0063]源极和漏极可覆盖氧化物半导体层108的侧部和上部及所述蚀刻阻挡层111且隔开形成。此时，源极112及漏极114可形成为以蚀刻阻挡层111的中心轴为界具有一定的隔开距离。即，源极112及漏极114可形成为具有与蚀刻阻挡层111上面的开放空间一样大的隔开距离且平行。源极112及漏极114可包括金属材料，例如可适用钼Mo。[00M]如图2所示，实施例的氧化物半导体晶体管1〇〇还可包括保护层116，所述保护层116在源极112、漏极114、蚀刻阻挡层111及栅极绝缘膜106上。[0065]保护层116可包括氧化物或金属氧化物，例如可包括硅氧化物SiOx。[0066]图9及图10为另一实施例，图中示出包括第二栅极120的实施例。在进行描述时省略了前述部分，以避免重复描述。[0067]如图9及图10所示，氧化物半导体晶体管1〇〇还可包括保护层116,所述保护层116在源极112、漏极114及蚀刻阻挡层111上，穿过该保护层116像素电极118、119可分别与源极112及漏极114电连接。通过这种电连接像素电极118、119起到将源极112及漏极114与显示元件用氧化物半导体晶体管100的外部其他组件电连接的作用。像素电极118、119可包括金属材料，例如可包括钼Mo。[0068]氧化物半导体晶体管1〇〇还可包括第二栅极120,所述第二栅极120在保护层116上。第二栅极120可形成为与第一栅极104的位置相对应。而且，如图9所示，第二栅极120的截面宽度可大于源极112和漏极114的截面隔开距离。另外，如图10所示，第二栅极120的截面宽度可小于源极112和漏极114的截面隔开距离。[0069]此时，将源极112和漏极114末端与第二栅极120末端的隔开宽度大小的间距定义为隔开间距124。[0070]如图9所示，第二栅极120的截面宽度大于源极112和漏极114的截面隔开距离时，即没有隔开间距124时，第二栅极120与源极112和漏极114之间可能会产生寄生电压，因此具有高性能的电特性的氧化物半导体晶体管的特性可能会降低。相比之下，如图10所示，第二栅极120的截面宽度小于源极112和漏极114的截面隔开距离时，可以最大限度地避免第二栅极12〇与源极112及漏极114之间产生寄生电压，从而可以获得高性能的电特性。第二栅极120的宽度可为1.5um以上，并且可具有1.5um至10wn的范围。隔开间距124优选为0.5wii至5tira〇[0071]如上所述，保护层116上设置第二栅极120且对第一栅极104和第二栅极120施加相同的电压时，可以增加形成于氧化物半导体层108的沟道的形成宽度。因此，不仅可以增加流过源极112和漏极114的电流量，而且在针对正电压、负电压及光的可靠性测试中可以达到稳定化。由此，本发明的显示元件用氧化物半导体晶体管100的电特性可以得到提高。[0072]第二栅极120可包括能遮光的金属材料或能透光的透明金属材料。[0073]本发明还可包括电连接所述第一栅极104和第二栅极120的连接电极未图示）。连接电极可以起到对第一栅极104和第二栅极120施加相同电压的作用。如此，可通过一个连接电极同时对第一栅极104和第二栅极120施加电压，因此可具有简单结构不需要额外装置，而且可以同时形成连接电极和第二栅极120,从而还可以提高制造工艺上的生产性。[0074]另外，可以省略所述第一栅极104,而仅形成第二栅极120。[0075]下面参照图5至图7对本发明一实施例的显示元件用氧化物半导体晶体管100的电特性进行描述。[0076]图5是示出基于岛形图案数量及隔开距离的转移特性曲线及电流曲线的曲线图。从图5的a及⑹可以确认，将隔开距离固定为1.5wn而改变岛形图案单个宽度时，岛形图案单个宽度越小（岛形图案的数量越多），TFT的转移特性及输出特性变得越好。从图5的c及d可以确认，岛形图案单个宽度固定为3mi时，隔开距离越小（岛形图案的数量越多），TFT的转移特性及输出特性变得越好。[0077]图6示出基于岛形图案数量的阈值电压及摆幅。从图6的a、（b及c可以确认，将隔开距离固定为1.5ym而改变岛形图案单个宽度时，岛形图案的单个宽度越小（岛形图案的数量越多），TFT的亚阈值摆幅SubthresholdSwing变小，迀移率mobility变大。从图6的⑹、（e及f可以确认，岛形图案单个宽度固定为3mi时，隔开距离越小（岛形图案的数量越多），TFT的亚阈值摆幅变小，迁移率变大。[0078]图7是示出根据本发明一实施例的施加正电压+20V时以及施加漏极电流IDS=100WI1时的分别在60°C的卡盘Chuck温度下的电特性的曲线图。对比图7的a、（b可以确认，岛形图案为1个时（a，随着正偏压positivebias应力时间变长，TFT的特性变差，而岛形图案为多个时（岛形图案宽度为4wn，隔开距离为1.5wii，包括岛形图案的氧化物半导体层的宽度为lOOumb时），即使长时间施加正偏压应力，特性也不会改变。图7的c、（d示出基于大电流应力highcurrentstress的岛形图案为1个时及多个时的TFT特性变化，从图中可以确认，与图7的a、⑹的结果相同。另外，图7的（e、（f是将用于测量TFT的转移特性的电压扫描voltagesweep以-40V—+40V以及连续地以+40V—-40V进行测量时的TFT的转移特性迟滞hysteresis曲线图，从图中可以确认，岛形图案为1个时，Vth变化为约1.2V，而岛形图案为多个时，Vth变化为h18V，几乎没有发生变化。[0079]图12的a是LCD面板中插入1个氧化物半导体晶体管的视图，且示出了第一栅极和第二栅极与驱动单元线路的电连接。图12的〇是AM0LED面板中插入2个氧化物半导体晶体管的视图，且示出了开关Switching晶体管其第一栅极和第二栅极与驱动单元线路连接，驱动Driving晶体管其第一栅极和第二栅极与开关晶体管的其余线路部分电连接。因此，可由相应的晶体管组成。[0080]下面参照图12至图16进一步详细地描述本发明另一实施例的显示元件用氧化物半导体晶体管的图9及图10所示结构的电特性。[0081]图12是图8的本发明另一实施例的形成有岛形图案的氧化物半导体晶体管100的双栅极的转移特性曲线及电流曲线的曲线图，且示出了分别将第二栅极接地〇VBottomSweep或者第一栅极104接地（0VTopsweep以及双栅极电连接DualSweep后测量的结果。从图12可知，如所述图5至图7的单sing1e栅极结构，流过漏极114的电流的最大值增加。即，岛形图案数量越多，随着实际岛形图案的宽度减小电特性得到提高。[0082]图13是将基于图12的底部扫描BottomSweep、顶部扫描TopSweep、双重扫描DualSweep的转移特性曲线的迀移率及阈值电压、摆幅按照岛形图案数量示出的曲线图，从图中可以确认，相对于单栅极结构，显示出均匀性高的结果，而且与单栅极结构相同，岛形图案的数量越多显示出高迁移率。[0083]图14及图15是图9的本发明另一实施例的形成有岛形图案的氧化物半导体晶体管100的偏置双栅极offsetdualgate的底部扫描、顶部扫描、双重扫描的转移特性曲线及电流曲线的测量曲线图。在偏置双栅极结构中也是岛形图案数量越多，随着实际岛形图案的宽度减小电特性得到提高。[0084]图15是将基于图14的底部扫描、顶部扫描、双重扫描的转移特性曲线的迁移率及阈值电压、摆幅按照岛形图案数量示出的曲线图，从图中可以确认，在偏置双栅极结构中也显示出优秀的均匀性，而且与单栅极结构相同，岛形图案数量越多显示出高迁移率。[0085]图16是根据图8的本发明另一实施例的施加正电压（+20V时以及施加漏极电流IDS=100wn时的分别在60°C的卡盘温度下的双重扫描的电特性的曲线图，从图中可知，在高温下也显示出基于电压和电流的可靠性非常稳定的半导体特性。即，通过使用形成有岛形图案的晶体管，不仅显示出高迀移率，而且显示出优秀的可靠性。[0086]下面对图3和图10所示的本发明一实施例的氧化物半导体晶体管的制造方法进行描述。[0087]步骤S302是在基板102上形成第一栅极104的步骤，第一栅极104可通过如下方法形成:在基板102上沉积栅极并形成光刻胶图案后，以光刻胶图案为掩膜选择性地蚀刻出第一栅极104,即进行图案化。[0088]步骤S304是在第一栅极104上依次沉积栅极绝缘膜106、氧化物半导体层108及蚀刻阻挡层111的步骤。[0089]步骤S306是在蚀刻阻挡层111上形成岛形图案的步骤，在形成岛形图案时，可通过利用NF3等离子的干蚀刻dryetch来形成。[0090]步骤S308是对氧化物半导体层108及栅极绝缘膜106进行蚀刻以形成图案的步骤。此时，氧化物半导体层108也可以使用与所述蚀刻阻挡层111相同的掩膜并形成为相同的岛形图案结构。[0091]步骤S310是在栅极绝缘膜106、氧化物半导体层108及蚀刻阻挡层111上形成源极112及漏极114的步骤。[0092]步骤S312是在源极112及漏极114上形成保护层116的步骤。[0093]步骤S314是在保护层116上形成像素电极118、119的步骤。[0094]步骤S316是在形成像素电极118、119后形成保护层的步骤。[0095]以上对本发明的优先实施例进行了详细描述，但本发明的权利范围不限于此，利用权利要求书中定义的本发明的基本概念所进行的各种变更及改进也属于本发明的权利范围。

权利要求：1.一种氧化物半导体晶体管，包括：基板；位于所述基板上第一栅极；位于所述基板及所述第一栅极上的栅极绝缘膜；位于所述栅极绝缘膜上的氧化物半导体层；位于所述氧化物半导体层上的蚀刻阻挡层；以及位于所述氧化物半导体层及所述蚀刻阻挡层上且彼此隔开的源极和漏极，所述氧化物半导体层及所述蚀刻阻挡层包括多个岛形图案，所述多个岛形图案沿所述第一栅极的宽度方向形成，且在所述第一栅极的宽度方向上沿垂直方向彼此隔开。2.根据权利要求1所述的氧化物半导体晶体管，其中，所述蚀刻阻挡层的岛形图案的宽度等于或小于所述氧化物半导体层的岛形图案的宽度。3.根据权利要求1所述的氧化物半导体晶体管，其中，所述岛形图案的宽度为1M1至10um。4.根据权利要求3所述的氧化物半导体晶体管，其中，所述岛形图案之间的隔开距离为lum至5um。5.根据权利要求1所述的氧化物半导体晶体管，其中，所述岛形图案为2个至50个。6.根据权利要求1所述的氧化物半导体晶体管，其中，所述多个岛形图案彼此平行。7.根据权利要求1所述的氧化物半导体晶体管，其中，所述蚀刻阻挡层包括Si〇2、A12〇3及SiNx中的一种以上物质。8.根据权利要求1所述的氧化物半导体晶体管，其中，所述氧化物半导体层为包括铟镓锌氧化物（IGZ0、锌氧化物ZnO、铟锌氧化物（IZ0、铟锡氧化物IT0、锌锡氧化物ZT0、镓锌氧化物GZ0、铪铟锌氧化物GHZ0、锌铟锡氧化物ZIT0及铝锌锡氧化物AZT0中的一种以上物质的非晶或多晶结构。9.根据权利要求1所述的氧化物半导体晶体管，还包括：保护层，所述保护层覆盖所述源极、所述漏极和所述蚀刻阻挡层；以及第二栅极，所述第二栅极位于所述保护层上。10.根据权利要求9所述的氧化物半导体晶体管，其中，所述第一栅极和所述第二栅极通过过孔电连接。11.根据权利要求9所述的氧化物半导体晶体管，其中，所述第一栅极和所述第二栅极彼此重叠。12.根据权利要求9所述的氧化物半导体晶体管，其中，所述第二栅极的截面的宽度短于所述源极和所述漏极之间的隔开距离。13.根据权利要求12所述的氧化物半导体晶体管，其中，所述第二栅极与所述源极之间的隔开距离为〇.5wn至5wn，所述第二栅极与所述漏极之间的隔开距离为〇.5ym至5wn。14.一种氧化物半导体晶体管，包括：基板；位于所述基板上的绝缘膜；位于所述绝缘膜上的氧化物半导体层；位于所述氧化物半导体上的蚀刻阻挡层；位于所述氧化物半导体层及所述蚀刻阻挡层上且彼此隔开的源极和漏丰及；覆盖所述源极、所述漏极和所述蚀刻阻挡层的栅极绝缘膜层;以及位于所述栅极绝缘膜层上的栅极，所述氧化物半导体层及所述蚀刻阻挡层包括多个岛形图案，所述多个岛形图木y口以栅极的宽度方向形成，且在所述栅极的宽度方向沿垂直方向彼此隔开。15.根据权利要求14所述的氧化物半导体晶体管，其中，所述栅极的截面的宽度短于所述源极和所述漏极之间的隔开距离。16.根据权利要求14所述的氧化物半导体晶体管，其中，所述岛形图案的宽度为lwn至10um。17.根据权利要求16所述的氧化物半导体晶体管，其中，所述岛形图案之间的隔开距离为1M1至5WI1。18.根据权利要求14所述的氧化物半导体晶体管，其中，所述岛形图案为2个至50个。^19.根据权利要求14所述的氧化物半导体晶体管，其中，所述多个岛形图案彼此平行。’、

百度查询： 硅显示技术有限公司 氧化物半导体晶体管

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD