申请/专利权人：西安奇维科技有限公司

申请日：2019-10-29

公开（公告）日：2021-05-04

公开（公告）号：CN112749106A

主分类号：G06F13/16(20060101)

分类号：G06F13/16(20060101);G06F13/26(20060101)

优先权：

专利状态码：失效-发明专利申请公布后的撤回

法律状态：2023.05.16#发明专利申请公布后的撤回;2021.05.21#实质审查的生效;2021.05.04#公开

摘要：一种基于FPGA的中断管理方法，属于计算机系统领域，其特征在于：将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。在FPGA中对中断进行缓冲及处理，从而使得CPU能够对中断进行高效和无遗漏响应，能够避免CPU由于处理中断不及时而产生的丢失中断问题，降低CPU进入中断的次数从而提高CPU运行的效率；且可以准确记录高速、并发的中断时间及信息，同时提高CPU对外部时间的响应。

主权项：1.一种基于FPGA的中断管理方法，其特征在于：将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。

全文数据：

权利要求：

百度查询： 西安奇维科技有限公司 一种基于FPGA的中断管理方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD