申请/专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司

申请日：2017-06-13

公开（公告）日：2021-05-07

公开（公告）号：CN108122581B

主分类号：G11C16/04(20060101)

分类号：G11C16/04(20060101);G11C16/14(20060101)

优先权：["20161130 IT 102016000121618"]

专利状态码：有效-授权

法律状态：2021.05.07#授权;2018.06.29#实质审查的生效;2018.06.05#公开

摘要：公开了用于减少存储器操作时间的方法以及非易失性存储器设备。一种用于减少非易失性存储器设备10中的存储器操作时间的方法，该非易失性存储器设备具有包括多个存储器单元1的存储器阵列12，该方法设想：通过应用第一偏置配置对存储器单元1的集合进行该存储器操作的第一执行；存储与该第一偏置配置相关联的信息；通过应用根据该存储的与该第一偏置配置相关联的信息而确定的第二偏置配置来对相同存储器单元1的集合执行该存储器操作的在该第一执行之后的第二执行。

主权项：1.一种用于减少非易失性存储器设备10中的存储器操作的存储器操作时间的方法，所述非易失性存储器设备具有包括多个存储器单元1的存储器阵列12，所述方法包括：通过应用第一偏置配置来对所述存储器单元1的集合进行所述存储器操作的第一执行，其中应用所述第一偏置配置包括：将第一初始偏置配置应用于所述存储器单元的所述集合，从所述第一初始偏置配置开始迭代地改变所述存储器单元的所述集合的偏置配置，以及每次所述偏置配置被改变时，确定所述存储器操作是否已成功，其中所述第一偏置配置对应于被确定为成功的所述偏置配置；在配置存储器部分中存储与所述第一偏置配置相关联的信息；以及通过应用第二偏置配置来对所述存储器单元1的相同集合进行所述存储器操作的紧接在所述第一执行之后的第二执行，其中应用所述第二偏置配置包括：从所述配置存储器部分中读取所述第一偏置配置，以及基于所述第一偏置配置来应用第二初始偏置配置。

全文数据：用于减少存储器操作时间的方法以及非易失性存储器设备技术领域[0001]本发明涉及一种用于减少非易失性存储器设备中的存储器操作时间的方法，并且涉及一种相应的非易失性存储器设备。[0002]具体地，在这不暗示任何一般性丢失的情况下，下面的说明将具体参考减少用于擦除待通过Fowler-NordheimFN險穿效应擦除的非易失性存储器设备比如闪存、页闪存或e-STM嵌入式选择沟槽存储器型存储器设备）中的存储器单元集或组例如，存储器单元的页或扇区）的操作时间。背景技术[0003]如所已知的，并且如在图1中示意性地示出的，非易失性存储器设备（例如，闪存型）的浮栅型存储器单元1通常包括:体区2例如，为P型掺杂），该体区设置在半导体材料例如，硅）的衬底3中；源极区4和漏极区5,该源极区和该漏极区例如为n型掺杂、设置在体区2的表面部分内；浮栅区6,该浮栅区安排在体区2之上并且通过隧道氧化物区7与相同的体区2分离开；以及控制栅极区8,该控制栅极区安排在浮栅区6之上并且通过中间氧化物所谓的“0N0”）区9与其分离开。[0004]为了存储信息，电荷从衬底3注入浮栅区6编程操作），由此改变了存储器单元1的阈值即，待施加在控制栅极区8与源极区4之间的电压），以接通存储器单元1并且获取源极区4与漏极区5之间的电流的传导。[0005]读取操作在将适当的偏置电压施加到控制栅极区8时检测存储器单元1的传导特性，有可能从该存储器单元中获取存储的信息。[0006]用于擦除信息的擦除操作设想经由电子提取来移除存储在浮栅区6中的电荷。具体地，此操作设想如在图1中所展示的将高电场施加在被带至正值高电压例如，+10V的体区2与被带至负值高电压例如，-10V的控制栅极区8之间。以己知的方式，所生成的高电场为使得触发导致电子移动的FN隧穿效应，这些电子从浮栅区6中通过隧道氧化物区7进行迁移再一次，如在图1中示意性地展示的）。[0007]具体地，以已知的方式，擦除操作通常在非易失性存储器设备的存储器单元1集属于例如同一块、扇区或页上同时执行，这些单元由此在同一擦除操作中被一起擦除。[0008]显然，擦除过程只有在施加的电场具有足以触发FN隧穿效应的值时才有效。[0009]然而，由于存储器单元1的自然劣化过程例如，由于隧道氧化物区7中的电荷捕获而造成的），此值随着所谓的“循环”（即，相同的存储器单元1经历的编程擦除循环的数量）的增加而增大。[0010]为了将此劣化现象考虑在内，通常用于对存储器单元1集扇区或页执行擦除操作的算法设想对具有增大的电压值并且具有固定时长的特定数量的脉冲进行迭代施加，每次施加之后是用于验证此擦除己经成功的验证操作。验证操作一确定已正确地执行了擦除就中断该方法。[0011]此擦除算法示意性地展示在图2中，图2示出了体电压Vpp关于具有增大的值的脉冲的曲线图，对控制栅极区8进行逆向选取（即，设置为高负值电压Vcc，例如，-10V。如上文所提到的，体区2与控制栅极区8之间的潜在差异确定了被设计成用于触发FN隧穿效应的电场。[0012]体电压VPP的脉冲从在非易失性存储器设备的设计或表征级中确定的最小值VPP__®、开始，并且以恒定步长增加直至同样是在存储器设备的设计或表征期间确定的最大值VPP|。在连续脉冲之间，算法通过读取操作设想验证步骤以验证已成功进行擦除。[0013]如果验证没有产生肯定结果，则以增大的值迭代地施加随后的脉冲；否则，在验证已成功进行擦除时（即，如在图2中再次所示出的，在验证已达到或跨过激活FN隧穿效应所需要的电场值时），过程结束。[0014]所施加的所有脉冲的包络用虚线表示确定了斜率S卩，施加到存储器单元1的电场的时间的变化和速度，擦除操作按照该斜率进行，电场按照该速度达到和或跨过激活FN隧穿效应所要求的值。以已知的方式，此斜率不能太高以防止对存储器单元1的过度压力；因此，此斜率对擦除操作的时长有影响。[0015]如先前所指示的，随着在存储器单元1上执行的编程擦除循环数量增加，激活FN隧穿效应所要求的电场的值增大，使得达到有效擦除存储器单元1所要求的脉冲数量也增力口，因此增加了擦除操作的总时长。[0016]如在图3中示意性地指示的，随着循环的增加，擦除操作所要求的脉冲数量因而增力口:在示例中，从用低于l〇Kc或50Kc的循环来擦除存储器单元所需要的一个或两个脉冲到用450Kc或500Kc的循环来擦除存储器单元所需要的数量N-1或N个脉冲（其中，N例如等于10〇[0017]考虑到各脉冲的恒定时长Tftw，由此对于具有低循环的单元来说擦除操作所需要的时间短，但是对于具有高循环的单元来说可能变得非常长，可能变得与存储器设备的某些应用不相容其中，需要例如高响应速度或在任何情况下随时间推移而基本上恒定的预置响应时间）。发明内容[0018]本发明的目的是至少部分地解决之前所强调的问题以提供将使得能够减少在非易失性存储器设备中执行的操作尤其是对存储器单元集的擦除操作）的时长的解决方案。[0019]根据本发明，因此提供了如在所附权利要求书中所限定的方法和非易失性存储器设备。附图说明[0020]为了更好地理解本解决方案，现在仅通过非限制性示例的方式参照附图描述其优选实施例，在附图中：[0021]-图1示出了非易失性闪存设备中的浮栅存储器单元的示意性截面图；[0022]-图2和图3示出了擦除操作期间的施加到存储器单元的电压的曲线图；[0023]-图4是非易失性存储器设备的总体框图；[0024]-图5是关于由根据本解决方案的方法执行的操作的流程图；[0025]-图6A和图6B示出了在擦除操作期间在不同的循环条件下施加到存储器单元的电压的曲线图；一_[0026]-图7是非易失性存储器设备中的配置存储器部分的示意性表示；以及[0027]-图8是示出了非易失性存储器设备中的存储器操作时间的曲线图。具体实施方式[0028]本解决方案源于本申请人实现了在针对存储器操作（具体地针对擦除操作所描述的迭代算法中，在获取期望的结果之前具体地，在达到触发??^隧穿效应的电场值之前）所提供的脉冲对相同存储器操作的目的没有影响，其实际上只是目的在于实现结果的中间步骤。[0029]基于此实现，并且如将在下文中详细强调的，本解决方案的一个方面由此设想存储与已允许正确地执行过去的存储器操作的操作配置相关联的信息，以及将使用用于恢复相应操作配置的此信息作为随后的存储器操作的起点。[0030]以此方式，在不损害其可靠性的情况下，有可能大大地加快存储器操作时间。[0031]详细地，并且初始地参考图4,非易失型（例如，闪存或页闪存型存储器设备10通常包括存储器阵列12,该存储器阵列包括多个浮栅型例如，如参考图1所描述的存储器单元1，该多个存储器单元被安排成行（字线）和列（位线）并且操作性地一起分组到集合例如，扇区或页）中。具体地，在存储器设备1〇中同时针对属于同一集合例如，扇区或页）的所有存储器单元1执行存储器操作（例如，用于擦除存储在存储器单元1中的信息的擦除操作。[0032]存储器设备10进一步包括控制单元14例如，包括微处理器或微控制器），该控制单元操作性地与存储器阵列12相关联并且被设计用于控制该存储器阵列的操作并且具体地用于控制存储器操作例如，其中的擦除操作）的执行。[0033]存储器设备10进一步包括:偏置级15，该偏置级由控制单元14控制，用于在存储器操作期间为存储器阵列12的存储器单元1供应适当的偏置信号例如，在擦除操作期间，上述脉冲体电压VPP;以及读取级16,该读取级同样由控制单元14控制，用于执行读取存储器单元1的内容例如，用于验证擦除操作期间的正确擦除）。[0034]存储器设备10进一步包括由控制单元14管理并且不可由存储器设备10的用户访问以进行存储器操作的配置存储器部分18。存储器设备10的配置信息通常存储在此配置存储器部分18中。[0035]具体地，并且如在图5中示意性地示出的，控制单元14被配置步骤20成用于确定需要执行新的存储器操作例如，上述擦除操作），该新存储器操作设想将偏置配置例如，包括上述体电压VPP的适当值施加到存储器单元1集合以及对期望的操作的有效执行（例如，擦除相同的存储器单元1进行验证的迭代过程。在验证操作产生否定结果的情况下执行的迭代过程的每个新的步骤中，控制单元14针对存储器操作的新的执行确定新的偏置配置。[0036]根据本解决方案的一方面，如之前所提到的，控制单元14被配置成用于存储与偏置配置相关联的信息，在对存储器单元1集执行过去的存储器操作期间该偏置配置已被验证为有效。结合已对其执行过去的存储器操作的存储器单元1的特定集合，控制单元14将此信息存储在例如存储器设备10的配置存储器部分18中。[0037]在有必要对存储器单元1的相同集合执行新的存储器操作时，控制单元14从配置存储器部分18中检索步骤22存储的与偏置配置相关联的信息，并且在迭代过程的第一步骤中使用此相同的偏置配置，该迭代过程随后实施用于执行新的存储器操作步骤24。[0038]在迭代过程的每个步骤结束时，控制单元14验证步骤26存储器操作是否成功：如果还未成功，则控制单元14确定迭代过程的新步骤，具体地确定偏置配置的修改步骤27例如，上述体电压VPP的电平的增量）；另外，如果已经成功步骤28，则控制单元结束迭代过程并且结合上述存储器单元1集将己经确定为有效的新偏置配置存储在配置存储器部分18中。[0039]更加详细地，并且参考存储在存储器单元1集合中的数据的擦除操作，偏置级15可以包括从控制单元14中接收数字控制信号DAC_IN并且因而生成脉冲体电压VPP的数模转换器DAC，该脉冲体电压的电平与所接收的数字控制信号相对应。[0040]如在图6A中所展示的，迭代算法设想在连续的步骤中生成具有增大的值的脉冲每个脉冲具有数字控制信号DAC_IN的增大的值），直到体电压VPP的实际脉冲的电平达到或超过触发FN隧穿效应的阈值。在所示出的示例中，在第一脉冲在示例中，与设计或表征级中确定的最小值相对应和第二脉冲的施加尚未导致触发FN隧穿效应之后，在供应第三脉冲与从控制单元14中接收的数字控制信号DAC_IN=“02”相对应之后执行的验证确定了期望的集合例如，页或扇区）的存储器单元1的有效擦除。[0041]因此，控制单元14将与实际偏置配置相关联的信息（例如，体电压VPP的实际电平，或同样地，数字控制信号DAC_IN的最后值存储在配置存储器部分18中。[0042]接下来（图6©，在对相同的存储器单元1集进行的新的擦除操作中，控制单元从配置存储器部分18中检索之前存储的信息在示例中，为体电压VPP的电平，或数字控制信号DAC_IN的最后值）以根据所检索的信息确定迭代过程的第一步骤的偏置配置。在示例中，体电压VPP的第一脉冲的电平是所存储的值之前对其进行的擦除操作是成功的），并且发现新的擦除操作在施加第二脉冲其电平将由控制单元14存储以用于随后的存储器操作）之后是有效的。[0043]如在图7中示意性地展示的，上述配置存储器部分18可以包括查找表LUT，该查找表具有第一字段18a“扇区”，该第一字段包含与存储器单元1的扇区（或页，或其他类型的组相关联的引用；以及第二字段18b“配置”，其中，与相应扇区相关联，存储了用于存储器操作的最后配置例如，成功地用于执行擦除操作的体电压VPP的最后电平，或同样地，相应数字控制信号DAC_IN的数字值）。[0044]所提出的解决方案的优势从前面的描述中清楚地显现。[0045]在任何情况下，再次强调的是，此解决方案使得能够大大地减少存储器操作（例如，对存储器单元集比如扇区或页进行的擦除操作）的时长，而不管相同存储器单元的循环。[0046]在此方面，图8示出了在本解决方案（用实线表示）的情况下以及在已知解决方案用虚线表示）的情况下，根据由存储器单元执行的编程擦除循环数量的（出于统计考虑确定的擦除操作的时长的比较曲线图。[0047]如曲线图所强调的，虽然在传统解决方案的情况下发生的擦除操作的总时长渐进地增长（由于在有效擦除之前待供应的体电压VPP的脉冲数量的增加而造成的），但在本解决方案的情况下，时长保持基本上恒定，实际上通常需要一个或两个脉冲用于执行正确擦除由于迭代过程总是从在过去的操作过程中所达到的最后电平开始的事实而造成的，如上文所描述的那样）。[0048]考虑到所应用的偏置配置基本上不同于相同的存储器操作有效地需要的偏置配置例如，所施加的偏置脉冲的电平既不高于也不低于擦除操作有效地需要的电平），所描述的解决方案进一步使得能够减少存储器单元在存储器操作比如擦除期间经受的应力。[0049]存储器设备10的可靠性和使用寿命因此如与传统解决方案相比有利地增加。[0050]并且，由于算法所进行的更少数量的迭代步骤并且例如由于更低数量的偏置脉冲以及待执行的随之发生的读取验证，因此降低了功耗电平。[0051]进一步地，要强调的是，所提出的算法没有设想关于用于执行存储器操作的迭代过程所进行的最大数量的步骤的任何限制，实际上仅消除了认为对于实现期望的结果不必要的预备步骤。[0052]通常，所提出的解决方案可以因此有利地应用于具有高安全水平的装置中（在通讯行业、付费TV、银行领域等等中）、在（用于家庭应用、用于射频应用、用于显示装置微控制器中、或通常在汽车领域中的存储器设备。[0053]最后，清楚的是，可以对本文中所描述和展示的内容做出修改和变化，而不会由此脱离如在所附权利要求中限定的本发明的范围。[0054]具体地，所存储的与在过去的存储器操作期间已被验证为有效的偏置配置相关联的信息可以与所使用的最后配置、或者先前的配置中的一个或多个配置例如，倒数第二next-to-last个配置、或者倒数第二（second-to-last个配置有关。在此情况下，用于随后的存储器操作的迭代过程的第一步骤与先前的配置中的一个或多个配置相对应。[0055]例如，在先前所描述的擦除操作的情况下，控制单元14可以存储先前的电平中的一个或多个电平例如，倒数第二next-to-last个电平或倒数第二second-to-last个电平和或数字控制信号DAC_IN的相应值，而不是存储己经导致存储器单元1的有效擦除的体电压VPP的最后电平。[0056]在一个存储器操作与下一个存储器操作之间发生操作条件变化例如，温度的变化）（其可以改变激活FN隧穿效应所需要的电平）的情况下，本解决方案的此变体可以是有利的。实际上，在此情况下，从一个或多个先前配置开始迭代过程允许对此变化进行补偿。[0057]此外，所存储的相同信息可以是不同类型的，条件是其表示用于存储器操作的偏置配置。例如，在对存储器单元1进行擦除操作的情况下，可以存储作为体电压VPP的脉冲电平的替代或除其之外的脉冲的时长如果相同的时长是可变的话或者增加数量的脉冲如果连续脉冲之间的时长和增加步长都是恒定的话）。[0058]还强调的是，所描述的解决方案通常可以应用于任何存储器操作，并且可以应用于任何非易失性存储器设备，该任何存储器操作可以在对相同的存储器单元执行先前的存储器操作的配置的知识的基础上进行优化。[0059]例如，所描述的解决方案可以应用于在编程操作需要具有减少的并行性的情况下出于功耗等原因）在非易失性存储器设备中执行的编程操作，使得其时长可以相当大。

权利要求：1.一种用于减少非易失性存储器设备（10中的存储器操作时间的方法，所述非易失性存储器设备具有包括多个存储器单元1的存储器阵列（I2，所述方法包括：通过应用第一偏置配置来对所述存储器单元1的集合进行所述存储器操作的第一执行；存储与所述第一偏置配置相关联的信息；以及通过应用根据所述存储的与所述第一偏置配置相关联的信息而确定的第二偏置配置来对存储器单元1的相同集合进行所述存储器操作的在所述第一执行之后的第二执行。2.根据权利要求1所述的方法，其中，所述进行所述存储器操作的第一执行的步骤包括实施迭代算法直到验证所述存储器操作已经成功，所述迭代算法在每个步骤处设想迭代变化所述偏置配置以及验证所述存储器操作已经成功，所述第一偏置配置与所述迭代算法执行的最后步骤相对应;并且其中，所述进行所述存储器操作的第二执行的步骤包括在对应迭代算法的第一步骤中使用所述第二偏置配置，所述对应的迭代算法在每个步骤处设想迭代变化所述偏置配置以及验证所述存储器操作已经成功。3.根据权利要求2所述的方法，其中，所述存储的信息包括所述最后步骤的所述偏置配置的操作参数。4.根据权利要求2或3所述的方法，其中，所述存储的信息包括所述最后步骤之前的一个或多个步骤的所述偏置配置的操作参数。5.根据以上权利要求中任一项所述的方法，其中，所述存储器单元（1属于浮栅型，每个存储器单元包括体区⑵和控制栅极区（8;并且其中，所述存储器操作是擦除所述存储器单元⑴的集合的操作，并且所述偏置配置包括施加在所述存储器单元1的所述控制栅极区⑻与所述体区⑵之间的偏置电压VPP。6.根据权利要求5所述的方法，其中，进行所述存储器操作的第一执行包括实施迭代算法直到验证所述存储器操作已经成功，所述迭代算法设想在所述控制栅极区（8与所述体区（2之间施加脉冲偏置电压VPP，以及在每个步骤处迭代变化所述脉冲的一个或多个特性以及验证所述存储器操作已经成功，所述第一偏置配置与所述迭代算法执行的所述最后步骤相对应;其中，所述存储的与所述第一偏置配置相关联的信息包括关于所述一个或多个特性的信息。7.根据权利要求6所述的方法，其中：所述一个或多个特性包括所述脉冲的电平和或时长;并且所述迭代变化设想所述电平和或时长的迭代增加。8.根据权利要求6或7所述的方法，其中，所述存储的信息包括在由所述迭代算法执行的所述最后步骤中施加在所述控制栅极区（8与所述体区（2之间的所述偏置电压VPP的脉冲的电平；并且其中，所述第二偏置配置设想在所述控制栅极区（8与所述体区（2之间施加所述对应偏置电压VPP的脉冲，所述脉冲的值是所述存储电平的函数。9.根据以上权利要求中任一项所述的方法，其中，所述存储器单元（1的集合与所述存储器阵列（12的扇区或页相对应。10.—种非易失性存储器设备（1〇，包括:存储器阵列（12，所述存储器阵列具有多个存储器单元（1;控制单元（14，所述控制单元操作性地耦合至所述存储器阵列（12并且被配置成用于确定存储器操作时长的减少；以及偏置级（15，所述偏置级由用于应用偏置配置的所述控制单元14来控制;其中，所述控制单元14被配置成用于：通过应用第一偏置配置来控制所述偏置级（15对所述存储器单元（1的集合进行所述存储器操作的第一执行；存储与所述第一偏置配置相关联的信息；以及通过应用根据与所述存储的与所述第一偏置配置相关联的信息而确定的第二偏置配置来控制所述偏置级（15对相同的所述存储器单元（1的集合进行所述存储器操作的在所述第一执行之后的第二执行。11.根据权利要求10所述的设备，进一步包括读取级（16，所述读取级親合至所述存储器阵列（12并且由所述控制单元14控制;其中，进行所述存储器操作的第一执行包括实施迭代算法直到验证所述存储器操作已经成功，所述迭代算法在每个步骤处设想由所述偏置级（15迭代变化所述偏置配置以及由所述读取级（16验证所述存储器操作已经成功，所述第一偏置配置与由所述迭代算法执行的最后步骤相对应;并且其中，所述进行所述存储器操作的第二执行的步骤包括在对应迭代算法的第一步骤中使用所述第二偏置配置，所述对应迭代算法设想在每个步骤处迭代变化所述偏置配置以及验证所述存储器操作已经成功。12.根据权利要求10或11所述的设备，其中，所述控制单元（14被配置成用于将控制信号DAC_IN发送至所述偏置级（15以确定所述偏置配置;并且其中，所述存储的信息包括所述控制信号DAC_IN的操作参数。13.根据权利要求10至12中任一项所述的设备，其中，所述存储器单元（1属于浮栅型，每个存储器单元包括体区（2和控制栅极区（8;并且其中，所述存储器操作是擦除所述存储器单元（1的所述集合的操作，并且所述偏置配置包括施加在所述存储器单元（1的所述控制栅极区⑻与所述体区⑵之间的电压。14.根据权利要求13所述的设备，其中，进行所述存储器操作的第一执行包括实施迭代算法直到验证所述存储器操作已经成功，所述迭代算法设想由所述偏置级（15在所述控制栅极区⑻与所述体区2之间施加脉冲偏置电压VPP，以及在每个步骤处迭代变化所述脉冲的一个或多个特性以及由所述读取级（16验证所述存储器操作己经成功，所述第一偏置配置与由所述迭代算法执行的所述最后步骤相对应;其中，与所述第一偏置配置相关联的所述存储的信息包括关于所述一个或多个特性的信息。15.根据权利要求10至14中任一项所述的设备，其中，所述存储器单元（1的集合与所述存储器阵列（12的扇区或页相对应。

百度查询： 意法半导体股份有限公司;意法半导体(鲁塞)公司 用于减少存储器操作时间的方法以及非易失性存储器设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD