申请/专利权人：罗伯特·博世有限公司

申请日：2016-04-27

公开（公告）日：2021-05-07

公开（公告）号：CN107810559B

主分类号：H01L29/49(20060101)

分类号：H01L29/49(20060101);H01L21/335(20060101);H01L29/778(20060101);H01L29/20(20060101);H01L29/417(20060101);H01L29/423(20060101)

优先权：["20150629 DE 102015212048.1"]

专利状态码：有效-授权

法律状态：2021.05.07#授权;2018.07.27#实质审查的生效;2018.03.16#公开

摘要：本发明涉及一种用于制造具有高的电子可运动性的晶体管100、200、300、400、500、600、700的方法，该晶体管包括具有异质结构103、203、303、403、503、603、703、尤其是AlGaNGaN异质结构的衬底101、201、301、401、501、601、701，该方法具有以下步骤：通过半导体层的结构化产生8030栅电极，该半导体层被施加到所述异质结构103、203、303、403、503、603、703上，其中，所述半导体层104、204、304、404、504、604、704尤其具有多晶硅；将钝化层105、205、305、405、505、605施加8040到所述半导体层104、204、304、404、504、604、704上；形成8070漏极区域和源极区域，其方式为，产生第一竖直开口，该第一竖直开口至少达到所述异质结构103、203、303、403、503、603、703中；通过使所述第一竖直开口部分地填充以第一金属至少直至所述钝化层105、205、305、405、505、605的高度，在所述漏极区域和所述源极区域中产生8080欧姆触点；并且将第二金属层施加8090到所述欧姆触点上，其中，所述第二金属层伸出超过所述钝化层105、205、305、405、505、605。

主权项：1.用于制造具有高的电子可运动性的晶体管100、200、300、400、500、600、700的方法，该晶体管包括具有异质结构103、203、303、403、503、603、703的衬底101、201、301、401、501、601、701，所述方法具有以下步骤：-通过半导体层的结构化产生8030栅电极，该半导体层被施加到所述异质结构103、203、303、403、503、603、703上，-将钝化层105、205、305、405、505、605施加8040到所述半导体层104、204、304、404、504、604、704上，-形成8070漏极区域和源极区域，其方式为，产生第一竖直开口，该第一竖直开口至少达到所述异质结构103、203、303、403、503、603、703中，-通过以第一金属从所述异质结构103、203、303、403、503、603、703中到所述钝化层105、205、305、405、505、605中部分地填充所述第一竖直开口，在所述漏极区域和所述源极区域中产生8080欧姆触点，在所述钝化层中形成所述欧姆触点的相应的上侧，和-将第二金属层施加8090到所述欧姆触点在所述钝化层中的相应的上侧上，其中，所述第二金属层从所述上侧向上并且穿过所述钝化层地延伸并且超过所述钝化层105、205、305、405、505、605伸出。

全文数据：具有高的电子可运动性的晶体管技术领域[0001]本发明涉及一种用于制造具有高的电子可运动性的晶体管的方法和一种具有高的电子可运动性的晶体管。背景技术[0002]具有高的电子可运动性的晶体管、例如HEMT高电子迀移率晶体管通过异质结构如AlGaNGaN在蓝宝石、碳化硅或硅衬底上的外延沉积来制造。所述晶体管的特征在于通道区域中的高载流子密度。[0003]己知的是，在HEMT晶体管中的栅电极包括肖特基触点、即金属-半导体-过渡部。在此不利的是，在高电压的情况下，在截止情况中出现非常高的泄露电流并且结构元件的损耗非常高。此外不利的是，最大栅极电压受到限制，因为肖特基触点在正栅极电压逐渐变大的情况下具有非常高的泄露电流。由此，损害了结构元件的动态功率，并且这可能导致构件退化和或破坏。[0004]最大栅极电压可以通过以下方式提高：在半导体层例如AlGaN与栅电极之间布置绝缘层，从而产生金属-绝缘式-半导体-触点，由此使HEMT晶体管的栅电极相对于半导体层绝缘。然而在此不利的是，半导体层相对于绝缘层的边界面和绝缘层相对于栅电极的边界面还有介电层的针对结构部件的动态功率和退化的品质承受尚技术要求。[0005]此外，已知两种用于制造Mis-栅极-晶体管的方法。在第一种方法中，欧姆触点在时间上在具有栅极电介质和栅电极的栅极模块之前制造。在此，要么在钝化层沉积之前要么在钝化层沉积之后首先产生欧姆触点，其方式为，使源极和漏极区域上的钝化层敞开。然后，进行栅极区域上的钝化部的敞开，并且进行栅极电介质的可选的沉积和栅极金属的强制的沉积。接着，使栅电极结构化并且产生其他钝化和金属化平面。[0006]在此不利的是，在制造栅极模块之前实施含金属的工艺步骤，从而尤其可能使栅极电介质被金属污染，由此显著降低晶体管的功率。[0007]在第二种方法中，欧姆触点在时间上在栅极电介质的施加之后产生。为此，使栅极区域上的钝化层敞开，并且将栅极电介质引入到敞开的区域中。然后，使源极和漏极区域上的钝化层敞开并且在那里产生欧姆触点。接着，产生栅电极和其他钝化和金属化平面。因此，在不含金属的设备中进行栅极电介质的沉积。[0008]然而不利的是，在制造欧姆触点之后才可以完成栅极模块，并且栅极模块由高温设定决定地在欧姆触点退火时在金属-电介质表面上具有边界面退化部。发明内容[0009]本发明的任务在于提供牢固的栅触点。[0010]根据本发明的用于制造具有高的电子可运动性的晶体管的方法该晶体管具有带有异质结构的衬底，其中，衬底尤其具有III-V-半导体、例如AlGaNGaN异质结构包括:通过半导体层的结构化产生栅电极，该半导体层被施加到异质结构上。在此，该半导体层尤其具有多晶硅。由原理决定地，在异质结构中形成二维的电子气，该电子气作为晶体管的电子通道起作用。此外，根据本发明的方法包括:将钝化层施加到半导体层上，并且形成漏极区域和源极区域，其方式为，产生第一竖直开口，该第一竖直开口至少达到异质结构中。此外，在漏极区域和源极区域中产生欧姆触点，其方式为，使第一竖直开口部分地填充以第一金属，更确切地说，至少填充至钝化层的高度。此外，将第二金属层施加到欧姆触点上，其中，第二金属层伸出超过钝化层。[0011]在此优点是:栅电极是不含金属的，由此使得所述栅电极相对于各个制造步骤的高温是稳固的。[0012]在另一构型中，将绝缘层施加到异质结构层上。在此，绝缘层布置在异质结构与栅电极之间并且作为栅极绝缘部起作用。[0013]在此有利的是，允许的栅极电压是高的。所述栅极电压根据材料、沉积方法和绝缘层厚度尤其处于5V到15V之间的范围中。[0014]在扩展方案中，在栅电极的区域中产生第二竖直开口，该第二竖直开口达到半导体层的表面。[0015]在此优点是，可以从外部对栅电极进行电操控并且在整个栅电极上可以直接沉积另一材料。[0016]在另一构型中，使第二竖直开口填充以第三金属。[0017]在此有利的是，改善、即减小了相对于栅电极的导线电阻。此外，可以制造附加的场板，该场板尤其具有双T形状。[0018]在扩展方案中，使布置在异质结构上的介电层结构化。换言之，使介电层如此结构化，使得可以对栅电极的形状进行构型。在此，栅电极可以例如具有均匀的T形状或者带有朝着源极区域或漏极区域方向的对称的场板或非对称的场板的T结构。[0019]在此优点是，栅电极是可结构化的。[0020]具有高的电子可运动性的该晶体管具有异质结构。该异质结构尤其包括AlGaNGaN。在此，异质结构布置在半导体衬底上并且由原理决定地在异质结构内部在这两个层的边界面下方形成二维的电子气。根据本发明，晶体管的栅电极具有多晶硅。[0021]在此有利的是，栅电极是不含金属的，并且异质结构没有被金属污染，从而提高晶体管的功率。[0022]在另一构型中，栅电极是T形的。[0023]在此优点是，晶体管的击穿电压是高的。[0024]其他优点由在下面对实施例的描述或由从属专利权利要求得出。附图说明[0025]下面参照优选实施方式和所附的附图来阐释本发明。附图示出：[0026]图1具有高的电子可运动性的晶体管的第一示例的剖面示图[0027]图2具有高的电子可运动性的晶体管的第二示例的剖面示图[0028]图3具有高的电子可运动性的晶体管的第三示例的剖面示图[0029]图4具有局的电子可运动性的晶体管的第四示例的剖面示图[0030]图5具有高的电子可运动性的晶体管的第五示例的剖面示图[0031]图6具有高的电子可运动性的晶体管的第六示例的剖面示图[0032]图7具有高的电子可运动性的晶体管的第七示例的剖面示图[0033]图8用于制造具有高的电子可运动性的晶体管的方法。具体实施方式[0034]图1示出HEMT100的第一示例的沿xz方向的剖面示图，即示出具有高的电子可运动性的晶体管。HEMT100包括半导体衬底101，在该半导体衬底上施加缓冲层102。在该缓冲层102上布置有异质结构103。在此，异质结构包括两个层103a和103b。在此，上层103b作为阻挡层起作用。在这两个层103a和103b的边界面上由原理决定自发地形成二维的电子气。二维的电子气的形成导致边界面上的高的电子可运动性，其中，电子可运动性通常大于1500cm2Vs。这导致电子通道中的载流子密度通常为n1013Cnf2,由此使得晶体管的传导损耗和开关损耗非常小。在异质结构103上施加有栅电极，该栅电极通过高掺杂的半导体层104的结构化产生。钝化层105被施加到结构化的高掺杂的半导体层104上，从而使栅电极钝化。钝化层105具有例如10nm-100nm厚的SiNoHEMTIOO的漏极区域和源极区域竖直地达到异质结构103的上层103b或达到所述上层中。在此，漏极区域和源极区域分别具有欧姆触点106和108,所述欧姆触点达到钝化层105中。在欧姆触点106和108上分别施加金属化部107和109,所述金属化部作为功率金属化部起作用，从而可以从外部接触漏极和源极。在此，概念“功率金属化部”理解为典型地数毫米厚的、具有高传导能力的金属层，该金属层将大的电功率尽可能无损耗地传递至晶体管或从晶体管传递出。[0035]图2示出HEMT200的第二示例的沿xz方向的剖面示图。HEMT200具有带有缓冲层202和异质结构203的半导体衬底201。介电层210被施加到异质结构203上，该介电层使得栅电极能够沿竖直方向成形。因此，可以产生栅电极，该栅电极具有场板Feldplatte。在此，所述场板例如具有相对于异质结构203的竖直间距，该竖直间距相应于介电层210的厚度。所述场板可以要么对称地、换言之T形地布置，要么非对称地布置。介电层210例如包括氮化硅、氧化硅或氧化铝。欧姆触点206和208布置在漏极区域和源极区域中。由于介电层203,欧姆触点206和208比在第一示例中更高。在欧姆触点上布置有功率金属化部207和209。[0036]图3示出HEMT300的第三示例的沿xz方向的剖面示图。HEMT300具有带有缓冲层302和异质结构303的半导体衬底301。在异质结构303上布置有绝缘层311。在绝缘层311上布置有栅电极，由此该栅电极通过绝缘层311与异质结构303绝缘。其余的构造与图1中相同。在此，相同层的参考标记具有相同的尾数。绝缘层311例如包括氮化硅、氧化硅或氧化铝。[0037]换言之，在层303b上布置有绝缘层，该绝缘层在源极区域和漏极区域中被移除。接着，金属被沉积，也就是说，欧姆触点306和308在该情况下必然达到钝化层305中，也可能的是，所述欧姆触点在边缘处甚至还位于钝化层305上并且相互重叠。如果绝缘部在金属之后才沉积，则所述金属不达到绝缘部中。接着进行高温加热，使得欧姆触点306和308的金属原子部分地扩散到上层303b中。[0038]图4示出HEMT400的第四示例的沿xz方向的剖面示图。HEMT400具有带有缓冲层402和异质结构403的半导体衬底401。在异质结构4〇3上布置有介电层410。在介电层410上布置有绝缘层411。在绝缘层411上布置有高掺杂的半导体层404,由该半导体层产生栅电极。在结构化的高掺杂的半导体层404上布置有钝化层405。其余的构造与图2中的构造相同。在此，相同层的参考标记也具有相同的尾数。[0039]图5示出HEMT500的第五示例的沿xz方向的剖面示图。HEMT500的构造包括图3中的HEMT300的构造。附加地，钝化层505在栅极区域中敞开直至高掺杂的半导体层504,使得在栅电极上部分地布置有第三金属层512。该第三金属层512作为功率金属化部起作用。由此，可以从外部直接触及栅电极，并且因此可以从外部接触所述栅电极。[0040]图6示出HEMT600的第六示例的沿XZ方向的剖面示图。HEMT600的构造包括图4中的HEMT400的构造。附加地，钝化层605在栅极区域中敞开直至高掺杂的半导体层604,其中，在栅电极上部分地布置有第三金属层612。[0041]图7示出HEMT700的第七示例的沿xz方向的剖面示图。HEMT700具有带有缓冲层702和异质结构703的半导体衬底701。在异质结构703上布置有绝缘层711。在绝缘层711上布置有介电层710。栅电极布置在绝缘层711上并且穿过介电层竖直地成形。漏极区域和源极区域具有欧姆触点706和708,以及具有功率金属化部707和709。[0042]半导体衬底101、201、301、401、501、601和701例如包括硅、碳化硅或蓝宝石。[0043]异质结构103、203、303、403、503、603和703例如包括AlGaN和GaN或者A1N和GaN或者InGaN和AlGaN或者InGaN和GaN。[0044]半导体层104、204、304、404、5〇4、604和7〇4在所描述的所有示例中都是高掺杂的。在此，概念“高掺杂”理解为超过l〇17cnf3的掺杂。在此，半导体层104、204、304、404、504、604和704例如包括多晶硅。替代地，也可以考虑其他半导体材料如Ge。[0045]在一个实施例中，高掺杂的半导体层104由多晶硅组成。[0046]在第一、第三和第五示例的HEMT100、300和500中，晶体管的起始电压可以通过半导体层的掺杂来调整。在此，概念“起始电压”理解为栅极电压，在该栅极电压的情况下晶体管从截止运行转换到导通运行中。[0047]图8示出用于制造具有高的电子可运动性的晶体管的方法。在此，尤其涉及III-V-功率晶体管。所述方法以步骤8000开始，其方式为，提供具有缓冲层和异质结构的半导体衬底。在此，缓冲层直接布置在半导体衬底上，并且异质结构直接布置在缓冲层上。包括半导体衬底、缓冲层和异质结构的这种初始衬底可以可选地具有例如由P-掺杂的氮化镓构成的盖层。缓冲层包括例如无意地掺杂的GaN。在接下来的步骤8025中，半导体层例如借助于化学气相沉积工艺施加到异质结构上。该半导体层是高掺杂的。所述半导体层例如包括多晶硅。在接下来的步骤8030中，通过半导体层的结构化、例如通过湿化学的或干化学的蚀刻产生栅电极。在接下来的步骤8040中，将钝化层施加到结构化的半导体层或栅电极上。钝化层包括SiN、Si〇2或AI2O3。在接下来的步骤8070中，形成漏极区域和源极区域。为此，产生从最上面的层、在该示例中从钝化层直至异质结构的竖直开口。所述竖直开口借助于选择性蚀刻产生。在接下来的步骤8080中，在漏极区域和源极区域中产生欧姆触点。为此，使第一竖直开口部分地填充以第一金属至少直至钝化层的高度。所述第一金属例如是镍或铜。在接下来的步骤8090中，将至少一个第二金属以金属层的形式施加到第一金属上。所述第二金属例如包括A1或Cu或Au。所述第二金属也可以具有铜合金。这意味着，欧姆触点通常由多种金属制造，这些金属相叠地布置并且随后被加热。典型地，金属层堆叠具有TiNiAlAu，其中，Ti布置在上层103b上或者布置在该上层中。替代地，使用金属层堆叠TiNiTiAu或者具有TiTiN或TiAl的、不含金的触点。[0048]在可选的步骤8010中（该步骤在步骤8000与步骤8〇25之间进行），将介电层施加到异质结构上。在此，介电层被直接施加在异质结构上。因此，所述介电层处于异质结构与钝化层之间。在该示例中，为了形成第一竖直开口，除了钝化层之外附加地也必须局部地移除介电层。[0049]在可选的步骤8020中（该步骤在步骤8025之前或在可选的步骤8010与步骤8025之间进行），将绝缘层施加到异质结构上。所述施加例如借助于SiN的原位沉积或SiN、Si〇2或Al2〇3的非原位沉积来实现。在此，绝缘层被直接施加在异质结构上或者布置在介电层与钝化层之间。因此，所述绝缘层位于异质结构与钝化层之间。在此，绝缘层用于栅极绝缘。在该示例中，为了形成第一竖直开口，除了钝化层之外附加地也必须局部地移除绝缘层或者绝缘层和介电层。[0050]在可选的步骤8050中（该步骤在步骤8040和8070之间进行），在栅电极的区域中产生第二竖直开口。该第二竖直开口达到结构化的半导体层或栅电极的表面，该表面同时作为蚀刻停止部起作用。在接下来的可选的步骤8060中（该步骤只有当已实施可选的步骤8050时才实施），将第三金属以金属层的形式施加到栅电极上。第三金属包括和第二金属相同的材料。替代地，第三金属包括铝。[0051]晶体管可以例如在混动或电动车辆中使用在功率电子变流器中，以及使用在用于实现逆变器系统的光电转换领域中。

权利要求：1.用于制造具有高的电子可运动性的晶体管（100、200、300、400、500、600、700的方法，该晶体管包括具有异质结构（103、203、303、403、503、603、703、尤其是AlGaNGaN异质结构的衬底（101、201、301、401、501、601、701，所述方法具有以下步骤：-通过半导体层的结构化产生8030栅电极，该半导体层被施加到所述异质结构（1〇3、203、303、403、503、603、703上，其中，所述半导体层（104、204、304、404、504、604、704尤其具有多晶娃，-将钝化层（105、205、305、405、505、605施加（8040到所述半导体层（104、204、304、404、504、604、704上，-形成（8070漏极区域和源极区域，其方式为，产生第一竖直开口，该第一竖直开口至少达到所述异质结构（103、203、303、403、503、603、703中，-通过使所述第一竖直开口部分地填充以第一金属至少直至所述钝化层（105、205、3〇5、405、505、605的高度，在所述漏极区域和所述源极区域中产生8080欧姆触点，和-将第二金属层施加8090到所述欧姆触点上，其中，所述第二金属层伸出超过所述钝化层（105、205、305、405、505、605。2.根据权利要求1所述的方法，其特征在于，将绝缘层311、411、511、611、711施加（8020到所述异质结构（103、203、303、403、503、603、703上，其中，所述绝缘层（311、411、511、611、711布置在所述异质结构（103、203、303、403、503、603、703和所述钝化层（105、205、305、405、505、605之间，并且所述绝缘层311、411、511、611、711作为栅极绝缘部起作用。3.根据权利要求1或2所述的方法，其特征在于，在所述栅电极的区域中产生8050第二竖直开口，该第二竖直开口达到所述半导体层104、204、304、404、504、604、704的表面，并且将第三金属层施加8060到所述栅电极上。4.根据权利要求1至3中任一项所述的方法，其特征在于，使介电层210、410、610结构化8010，所述介电层布置在所述异质结构（103、203、303、403、503、603、703上，以便使所述栅电极结构化。5.根据权利要求1所述的方法，其特征在于，将绝缘层（311、411、511、611、711施加（8020到所述异质结构（103、203、303、403、503、603、703上，其中，所述绝缘层（311、411、511、611、711布置在所述异质结构（103、203、303、403、503、603、703和由多晶硅构成的、作为栅电极起作用的所述半导体层（104、204、304、404、504、604之间，并且所述绝缘层311、411、511、611、711作为栅极绝缘部起作用。6.具有高的电子可运动性的晶体管（100、200、300、400、500、600、700，所述晶体管具有异质结构、尤其是AlGaNGaN异质结构，其特征在于，所述晶体管100、200、300、400、500、600、700的栅电极具有多晶硅。7.根据权利要求6所述的晶体管（100、200、300、400、500、600、700，其特征在于，所述栅电极是T形的。

百度查询： 罗伯特·博世有限公司 具有高的电子可运动性的晶体管

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD