申请/专利权人：TDK株式会社

申请日：2017-04-14

公开（公告）日：2021-05-07

公开（公告）号：CN108604604B

主分类号：H01L29/82(20060101)

分类号：H01L29/82(20060101);G06N3/06(20060101);H01L21/8239(20060101);H01L27/105(20060101);H01L43/08(20060101)

优先权：["20160421 JP 2016-085531"]

专利状态码：有效-授权

法律状态：2021.05.07#授权;2018.10.26#实质审查的生效;2018.09.28#公开

摘要：本发明所涉及的磁壁利用型自旋MOSFET100的特征在于：具备：磁壁驱动层1，具有磁壁DW、第1区域1a、第2区域1b、位于第1区域与第2区域之间的第3区域1c；沟道层5；磁化自由层6，以被设置于沟道层的第1面的第1端部5aA并与所述磁壁驱动层的第3区域相接的形式被配置；磁化固定层7，被设置于第1端部的相反的第2端部5aB；栅极8，经由栅绝缘层9被设置于沟道层的第1端部与所述第2端部之间。

主权项：1.一种磁壁利用型自旋MOSFET，其特征在于，具备：磁壁驱动层，具有磁壁、第1区域、第2区域、位于所述第1区域与所述第2区域之间的第3区域；沟道层；磁化自由层，设置于所述沟道层的第1面的第1端部并被配置为与所述磁壁驱动层的所述第3区域相接；磁化固定层，设置于所述第1端部的相反的第2端部；以及栅极，经由栅绝缘层而设置于所述沟道层的所述第1端部与所述第2端部之间。

全文数据：磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器技术领域[0001]本发明涉及磁壁利用型自旋M0SFET以及磁壁利用型模拟存储器。[0002]本申请基于2〇16年4月21日在日本提出申请的特愿2016-085531号要求优先权，并将该专利申请内容引用于此。背景技术[0003]作为取代在微型化方面已显现出限制的闪存器flashmemory等的下一代非挥发性存储器，为人们所关注的有利用电阻变化型元件来存储数据的电阻变化型存储器例如MRAMMagnetoresistiveRandomAccessMemorysReRAMResistanceRandomAccessMemory、PCRAMPhaseChangeRandomAccessMemory等。[0004]作为存储器的高密度化大容量化的方法除了减小构成存储器的元件自身的方法之外，还有将构成存储器的每一个元件的存储位recordingbit多值化的方法，并且有方案提出各种各样的多值化方法例如专利文献1〜3。[0005]对于MRAM中的一个来说有被称作为磁壁驱动型或者磁壁移动型的类型（例如专利文献4。磁壁驱动型MRAM是通过以下所述步骤来实行数据的写入，g卩，在磁壁驱动层或者磁化自由层）的面内方向上流过电流，由凭借自旋极化电子spin-polarizedelectrons的自旋转移spintransfer效应来使磁壁移动并且在对应于写入电流方向的方向上使铁磁性薄膜铁磁薄膜ferromagneticfilm的磁化翻转。[0006]在专利文献4中记载了有关磁壁驱动型MRAM和有关多值存储或模拟存储的方法。[0007]就MRAM而言有方案提出数据的不同写入方法，除了磁壁驱动型MRAM之外为人们所知晓的还有磁场与入型、辄磁场写入型、STTSpinTransferTorque型、SOTSpinOrbitTorque型MRAM等。[0008]另外，以现有的MOSFET为基础，为人们关注的还有通过将源极以及漏极用于磁性体从而磁阻效应元件的功能被附加于通常的MOSFET功能的自旋MOSFET例如参照专利文献5。[0009]现有技术文献[0010]专利文献[0011]专利文献1:日本特开2015-088669号公报[0012]专利文献2:国际公开2009072213号[0013]专利文献3:日本特开2016-004924号公报[0014]专利文献4:国际公开2009101827号[0015]专利文献5:日本特开2009-158592号公报[0016]专利文献6:国际公开2009054180号发明内容[0017]发明所要解决的技术问题[0018]在专利文献4中关于磁壁驱动型MRAM公开有多值地或者模拟地写入信息的方法。但是，就现有的磁壁驱动型MRAM而言因为有必要在读出时在磁壁驱动层的面内方向上流过电流，所以会有磁壁驱动层的磁壁由在读出时流过的电流而进行移动的可能性。如果磁壁移动至磁壁驱动层与磁阻效应元件进行重叠的部分的外侧的话，则信号在磁壁驱动型MRAM中最终成为0或1的数字信号，作为模拟存储器来进行使用是困难的。[0019]相反，俯视时，如果直至磁壁驱动层（或者磁化自由层）与磁阻效应元件进行重叠的部分的外侧，磁壁移动还没有终止的话，则在读入时磁壁移动从而误写入或读出初期时的信号发生变化。即，就现有的磁壁驱动型MRAM而言，即使能够多值地或者模拟性写入数据也没有稳定地读出数据的方法。如果能够稳定地读出模拟地写入的数据的话，多值地写入的数据也能够被稳定地读出。[0020]另外，融合磁壁驱动型MRAM技术和自旋M0SFET技术，到目前为止还没有人尝试过。[0021]本发明鉴于上述问题，其目的在于提供一种能够稳定地读出模拟存储数据并且能够以一个元件就能够放大输出信号的磁壁利用型自旋M0SFET以及磁壁利用型模拟存储器。[0022]解决技术问题的手段[0023]本发明的第1形态的特征在于:是一种磁壁利用型自旋M0SFET，并且具备:磁壁驱动层，具有磁壁、第1区域、第2区域、位于所述第1区域与所述第2区域之间的第3区域;沟道层channellayer;磁化自由层，设置于所述沟道层的第1面的第1端部并被配置为与所述磁壁驱动层的所述第3区域相接;磁化固定层，被设置于所述第1端部的相反的第2端部;栅极，经由栅绝缘层而设置于所述沟道层的所述第1端部与所述第2端部之间。[0024]本发明的第2形态的特征在于：在上述第1形态所涉及的磁壁利用型自旋M0SFET中，也可以具备在所述磁壁驱动层的所述第3区域的设置有所述磁化自由层的第3面的相反的第4面上设置于俯视时与所述磁化自由层相重叠的位置的读出电极层。[0025]本发明的第3形态的特征在于：在上述第1或者第2形态所涉及的磁壁利用型自旋M0SFET中，也可以在所述磁化自由层和所述磁化固定层当中的至少一方与所述沟道层之间具备險道势垒层tunnelbarrierlayer。[0026]本发明的第4形态的特征在于:在上述第1〜第3形态中的任意一种形态所涉及的磁壁利用型自旋M0SFET中，也可以在所述磁壁驱动层与被设置于俯视时与所述磁化自由层相重叠的位置的读出电极层之间具备高阻层。[0027]本发明的第5形态的特征在于:在上述第1〜第4形态中的任意一种形态所涉及的磁壁利用型自旋M0SFET中，所述磁壁驱动层的长度也可以是60nm以上。[0028]本发明的第6形态的特征在于:在上述第1〜第5形态中的任意一种形态所涉及的磁壁利用型自旋M0SFET中，还可以进一步具备与所述第1区域相接并具有第1磁化方向的第1磁化供给层、与所述第2区域相接并具有与所述第1磁化方向相反的第2磁化方向的第2磁化供给层。[0029]本发明的第7形态的特征在于：在上述第6形态所涉及的磁壁利用型自旋M0SFET中，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向也可以分别平行于各层。[0030]本发明的第8形态的特征在于：在上述第6形态所涉及的磁壁利用型自旋M0SFET中，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向也可以垂直于各层。[0031]本发明的第9形态的特征在于:在上述第1〜第8形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，所述磁壁驱动层也可以具有磁壁阱部。[0032]本发明的第1〇形态的特征在于:在上述第6〜第9形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET中，双极元件也可以被连接于所述第1磁化供给层或者所述第2磁化供给层的任意一方。[0033]本发明的第11形态的特征在于:是一种磁壁利用型模拟存储器，并具备多个上述第1〜第10形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET。[0034]本发明的第12形态的特征在于:对于上述第11形态所涉及的磁壁利用型模拟存储器来说，也可以具备读出在时读出所述读出电极层与所述磁化自由层之间的电阻变化变的机构。[0035]本发明的第13形态的特征在于:是一种非易失性逻辑电路，具备上述第1〜第10形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，具有存储功能和逻辑功能并且作为存储功能而具备所述磁壁利用型模拟存储器以及所述STT-MRAM。[0036]本发明的第14形态的特征在于：是一种磁神经兀兀件（magneticneuronelement，具备上述第1〜第1〇形态中的任意一种形态所涉及的磁壁利用型自旋MOSFET，所述磁壁驱动层的所述第3区域具有第1存储部和在长边方向上排列的夹着该第1存储部而配置的第2存储部以及第3存储部，[0037]所述磁神经元元件具备电流源，该电流源具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁能够按顺序以至少一次停留于所述第1存储部、所述第2存储部以及所述第3存储部的所有存储部的方式移动。[0038]发明效果[0039]根据上述本发明所涉及的形态，能够稳定地读出多值存储数据或者模拟存储数据并能够以一个元件就能够放大输出信号。附图说明[0040]图1是示意性地表示本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的立体图。[0041]图2是本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的截面示意图。[0042]图3是本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的另一个例子的截面示意图。[0043]图4A是用于说明现有磁壁驱动型磁阻效应元件中的磁壁的移动方法的截面示意图。[0044]图4B是说明在与图4A相反的方向上使磁壁移动的磁壁移动方法的截面示意图。[0045]图5是说明现有磁壁驱动型磁阻效应元件中读出电流所流过的路径的截面示意图。[0046]图6A是表示在沿着磁壁驱动层的长边方向的中央线切割由图2所表示的磁壁利用型自旋MOSFET的截面上流过电流的截面示意图。[0047]图6B是表示与图6A相反的电流流过的截面示意图。[0048]图7是说明本发明的磁壁利用型自旋M0SFET中读出电流所流过的路径的截面示意图。[0049]图8是说明本发明的其他实施方式所涉及的磁壁利用型自旋M0SFET中读出电流所流过的路径的截面示意图。[0050]图9是说明本发明的磁壁利用型自旋MOSFET的写入以及读出的原理的截面示意图。[0051]图10是概念性地表示与磁化固定层的磁化方向相平行的部分的面积的比例与磁阻效应元件部的电阻值的关系的图表。[0052]图11是沿着沟道层的长边方向的中央线切割由图1表示的磁壁利用型自旋MOSFET的截面示意图。[0053]图12是磁壁利用型模拟存储器中的单元cell的主要部分的沿着磁壁驱动层的长边方向的中央线进行切割的截面示意图。[0054]图13是示意性地表示本发明的磁壁利用型模拟存储器的电路结构的一个例子的示意图。[0055]图14是本发明的一个实施方式所涉及的磁神经元元件（magneticneuronelement的一个例子的截面不意图。[0056]图I5是表示使用了本发明的一个实施方式所涉及的磁神经元元件的人工大脑的概念的示意图。具体实施方式[0057]以下是参照附图并就适用了本发明的磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器说明其结构。还有，在以下的说明中所使用附图会有为了容易理解而方便起见扩大表示成为特征的部分的情况，各个结构要素的尺寸比例等不限于与实际相同。另外，在以下说明中被例示的材料和尺寸等只是一个例子，本发明并不限定于那些例子，只要是在能够取得本发明的效果的范围内作适当变更来实施本发明是可能的。对于本发明的元件来说，在能够取得本发明的效果的范围内也可以具备其他层。[0058]磁壁利用型自旋MOSFET[0059]图1是示意性地表示本发明的一个实施方式所涉及的磁壁利用型自旋MOSFET的一个例子的立体图。图2是沿着磁壁驱动层的长度方向的中央线切割由图1表示的磁壁利用型自旋MOSFET的截面示意图。[0060]图1以及图2所表示的磁壁利用型自旋M0SFET100具有磁壁DW，并具备由第1区域la以及第2区域lb和位于这两个区域之间的第3区域lc构成磁壁驱动层丨，另外，进一步具备沟道层5、在沟槽层5的一面5a的第1端部5aA被设置的磁化自由层6、在第丨端部的相反的第2端部5aB被设置的磁化固定层7、经由概绝缘层9被设置于沟道层5的一面5a的第1端部5aA部与第2端部5aB之间的栅电极8,磁化自由层是以接触于磁壁驱动层的第3区域的形式被配置。[0061]图1所表示的磁壁利用型自旋M0SFET100进一步具备与第1区域ia相接并具有第1磁化方向的第1磁化供给层2、与第2区域lb相接并具有与第1磁化方向相反方向的第2磁化方向的第2磁化供给层3。[0062]图1所表不的磁壁利用型自旋MOSFET100进一步具备在磁壁驱动层丨的第3区域lc的设置有磁化自由层6的面6a的相反的面6b上经由高阻层丨丨被设置于俯视时与磁化自由层6相重叠的位置的读出电极层10。局阻层11为电阻率高于磁壁驱动层丨的层。还有，高阻层1;[是在驱动磁壁驱动层1的磁壁的时候通过电流流到读出电极层10从而防止磁壁的驱动被阻碍的层，如果是能够取得上述防止功能的材料，则对于高阻层11的材料没有特别的限制。即使是非磁性的材料也可以。高阻层11也可以是隧道势垒层tunnelbarrierlayer。因此，高阻层11也可以是能够使隧道电流流过的绝缘材料。[0063]另外，图1所表示的磁壁利用型自旋MOSFET100进一步在磁化自由层6与磁壁驱动层1之间具备磁结合层I2。磁结合层12是使磁化自由层6和磁壁驱动层1进行磁親合的层，g|]使是磁性材料也可以，并且即使是为了由Ru等的RKKY相互作用来使磁化自由层6和磁壁驱动层1进行磁耦合的非磁性材料也可以。[0064]在图2中，将各层的层叠方向即垂直于各层主面的方向（法线方向）定义为Z方向。各层被平行地形成于垂直于Z方向的XY面上。[0065]磁壁驱动层1为由铁磁性体材料构成的磁化自由层，其磁化的方向进行翻转是可能的。磁壁驱动层1具有磁壁，通过在贯通磁壁的方向X方向）上流过阈值以上的电流，从而由在磁壁驱动层1的磁域domain磁区）中生成的自旋极化电流就能够在传导电子流过的方向上使磁壁移动。[0066]第1磁化供给层2和第2磁化供给层3以及磁化固定层7人一个都是由磁化被固定的铁磁性体材料构成的层铁磁性层）。第1磁化供给层2以及第2磁化供给层3是以夹着磁壁驱动层1并与磁化自由层6相对的形式被配置。另外，第1磁化供给层2以及第2磁化供给层3与磁壁驱动层1相磁耦合。数据写入的时候就是写入电流从磁壁驱动层1的一端流向另一端的时候。[0067]在图2中，箭头Ml和箭头M2以及箭头M3表示各层的磁化方向，箭头M4以及箭头M5分别是将磁壁驱动层1当中的磁壁DW作为边界来表示第1磁化供给层2侧的部分的磁化方向，将磁壁DW作为边界来表示第2磁化供给层3侧的部分的磁化方向。[0068]在图1以及图2所表示的例子中，磁壁驱动层1、第1磁化供给层2、第2磁化供给层3、磁化自由层6以及磁化固定层7为具有面内磁各向异性面内易磁化轴的面内磁化膜，但是如图3所示那些层也可以是具有垂直磁各向异性垂直易磁化轴）的垂直磁化膜。作为容易形成面内磁化膜的材料例如有NiFe。另外，作为容易形成垂直磁化膜的膜例如有C〇Ni层叠膜。[0069]如果使用面内磁化膜，则因为具有高MR比并且在读入时难以做到凭靠STT的写入，所以能够使用大的读取电压。另外，在想让元件微小化的情况下优选使用磁各向异性大且反磁场退磁场小的垂直磁化膜。因为相对于热扰动的忍耐性大所以数据变得难以被消去。[0070]以下是就现有的磁壁驱动型MRAM进行说明。[0071]MRAM具备作为存储单元memorycell的利用GMRGiantMagnetoResistance效应和TMRTunnelMagnetoResistance效应等磁阻效应的磁阻效应元件。磁阻效应元件例如具有介有非磁性层来层叠2层铁磁性层的层叠结构。2层铁磁性层分别为磁化方向被固定的磁化固定层pin层）以及磁化方向翻转为可能的磁化自由层（free层）。磁阻效应元件的电阻值其在磁化固定层和磁化自由层的磁化方向为反平行的时候的电阻值大于它们的方向为平行的时候的电阻值。作为MRAM的存储单元memorycell的磁阻效应元件中，利用上述电阻值之差通过磁化将平行的状态对应于数据“0”并且将反平行的状态对应于数据“1”，从而非易失性地存储数据。数据的读出是通过以贯通磁阻效应元件的形式（以贯通层叠结构的形式使读出电流流过并测定磁阻效应元件的电阻值来实行的。另外，数据的写入是通过使自旋极化电流流过并使磁化自由层的磁化方向翻转来实行的。[0072]作为目前主流的数据写入方式众所周知有利用了自旋转移力矩spintransfertorque的“STT方式”。就STT方式而言，自旋极化电流被注入到磁化自由层，由承担自旋极化电流的传导电子的自旋与磁化自由层的磁矩之间的相互作用而在磁化自由层上产生扭矩扭转力），在扭矩充分大的情况下磁化进行翻转。磁化的翻转因为电流密度越大就变得越容易发生，所以随着存储单元尺寸被缩小而使写入电流减小就成为了可能。[0073]另外，作为STT方式众所周知有以贯通磁阻效应元件的形式流过写入电流的方式例如参考专利文献1、不使磁阻效应元件贯通而在磁化自由层的面内方向上流过写入电流的方式例如参照专利文献4。[0074]就前者的方式而言，具有与磁化固定层相同的自旋状态的自旋极化电子从磁化固定层被提供到磁化自由层，或者从磁化自由层被拉到磁化固定层。其结果为磁化自由层的磁化由自旋转移spintransfer效应而进行翻转。如以上所述，根据贯通磁阻效应元件的写入电流的方向，就能够规定磁化自由层的磁化方向。还有，具备多个前者的方式的磁阻效应元件的磁壁驱动型磁存储器被称作为磁壁驱动型MRAM。[0075]另外，参照图4并就后者的方式作如下说明。图4是表示现有磁壁驱动型磁阻效应元件的一个例子的截面示意图，还有，对于图4来说与图1〜图3相比，相对来说相对于磁壁驱动层的第1磁化供给层以及第2磁化供给层的位置上向相反，但是其自身没有技术差异。[0076]对于图4所表示的现有的磁壁驱动型磁阻效应元件来说，数据的写入是通过使被形成于磁壁驱动层1内的磁壁DW移动来实行的。[0077]在图4中，与图1〜图3相同的符号的层是具有相同功能的层。符号15为铁磁性层，经由非磁性层ie被设置于磁壁驱动层1的第3区域上，并形成由铁磁性层15和非磁性层16以及磁壁驱动层1的第3区域构成的磁阻效应元件（以下会有称其为“磁阻效应元件部”的情况。[0078]磁壁驱动层1具有磁化被互相大致平行地固定的第1区域la和第2区域lb、位于第1区域la与第2区域lb之间的第3区域lc，第3区域lc的磁化方向）成为与第1区域la或第2区域lb任意一个大致相平行的方向。由如此磁化状态的制约，磁壁被导入到磁壁驱动层丨内。磁壁通过自旋极化电流流到磁壁驱动层1内从而就能够使位置移动。[0079]例如，在用图4A的虚线来表示的方向上如果电流从第2磁化供给层3流向磁壁驱动层1并进一步流向第1磁化供给层2的话，则传导电子在与电流方向相反并以实线进行表示的方向上流动。如果电子从第1磁化供给层2向磁壁驱动层1进入的话，则电子成为对应于第1磁化供给层2以及磁壁驱动层1的与第1磁化供给层2相磁耦合的磁域domain的磁化方向的自旋极化电子。如果自旋极化电子到达磁壁的话，则在磁壁上自旋极化电子所持有的自旋相对于磁壁发生自旋转移spintransfer，且磁壁在与传导电子的流动方向相同的方向上进行移动。同样，如果电流在以图4B的虚线进行表示的方向上从第1磁化供给层2流向磁壁驱动层1并进一步流向第2磁化供给层3的话则传导电子在与电流方向相反并以实线进行表示的方向上流动。如果电子从第2磁化供给层3向磁壁驱动层1进入的话，则电子成为对应于弟2磁化供给层3以及磁壁驱动层1的与第2磁化供给层3相磁親合的磁域domain的磁化方向的自旋极化电流。如果自旋极化电子到达磁壁的话，则在磁壁上自旋极化电子所持有的自旋相对于磁壁发生自旋转移spintransfer，且磁壁在与传导电子的流动方向相同的方向上进行移动。[0080]由如此磁壁的移动，就能够在磁壁驱动层1中将铁磁性层15的正下方部分的磁化做到与铁磁性层15的磁化方向相平行的状态或者能够做到反平行的状态。因此，在“〇”状态与“1”状态之间的信息改写是可能的。[0081]对使用了现有的磁壁驱动型磁阻效应元件的MRAM来说，数据的写入电流不贯通磁阻效应元件部而在磁壁驱动层的面内方向（平行于层叠方向的方向）上进行流动（参照图4。[0082]数据的读出是通过以下所述方式来实行的，g卩，电流在介有非磁性层16的铁磁性层15与磁壁驱动层1之间流过并检测对应于铁磁性层15的磁化与磁壁驱动层1的磁化的相对角的电阻变化。在磁壁驱动层1中，在将铁磁性层15的正下方部分的磁化做到与铁磁性层15的磁化方向相平行的状态的时候为低电阻，另外，在反平行的状态的时候为高电阻，通过检测如此电阻的变化从而判别数据。[0083]对于使用了现有的磁壁驱动型磁阻效应元件的MRAM来说，数据的写入电流不贯通磁阻效应元件（图3中的由介有非磁性层6的磁化固定层5以及磁壁驱动层1构成的层叠结构），而在磁壁驱动层的面内方向（平行于层叠方向的方向）上进行流动参照图4。另外，数据的读出电流如图5的点划线所示在层叠方向上贯通磁阻效应元件（由介有非磁性层6的磁化固定层5以及磁壁驱动层1构成层叠结构），之后，流过写入电流所流过的路径的一部分例如参照专利文献6。即，读出电流的路径其一部分与写入电流的路径相重叠。在此情况下，在读出的时候有必要在磁壁驱动层的磁壁驱动方向湎内方向）上流过电流。因此，所获得的输出信号最终成为0或1的数字信号。另外，如果俯视时直至磁壁驱动层与磁阻效应元件部相重叠的部分的外侧，磁壁移动没有结束的话，则会有在读入时磁壁发生移动并且误写入或读出初期时的信号发生变化的情况。[0084]图6A以及图6B是在沿着磁壁驱动层的长边方向的中央线切割由图2表示的本实施方式的磁壁利用型自旋M0SFET的截面示意图中表示电流流动的示意图。对于本实施方式的磁壁利用型自旋M0SFET来说也是数据的写入电流不贯通磁阻效应元件部而能够在磁壁驱动层的面内方向（平行于层叠方向的方向）上进行流动这一点与现有的磁壁驱动型磁阻效应元件相同。[0085]相对于此，读出电流的路径不同。即，就本实施方式所涉及的磁壁利用型自旋M0SFET而言，因为在磁壁驱动层1的第3区域lc的设置有磁化自由层6的面6a的相反的面6b上俯视时在与磁化自由层6相重叠的位置具备读出电极层1〇,所以读出电流在图7中如双点划线所示在面直方向上流过磁壁驱动层1。因此，因为读出电流不会在磁壁驱动层的磁壁驱动的方向（面内方向）上流动，所以能够抑制读入时的磁壁的移动，另外，因为读出电流所流过磁壁驱动层的距离短所以能够减少磁噪声。[0086]磁壁在超过阈值的电流流过的时候进行移动。因此，如图8所示即使是不具备读出电流层的结构，通过调整读出电流的条件从而抑制了读入时的磁壁的移动或磁噪声的数据读出也是可能的。[0087]图9是表示磁壁DW俯视时位于磁化自由层6与读出电极层10之间的部分IcA的时候的截面示意图。沟道层5、磁化自由层6以及磁结合层12的图示被省略了。[0088]磁壁DW能够通过写入电流（自旋极化电流在磁壁驱动层1的面内方向上流过来进行移动。[0089]磁壁DW的移动方向能够根据写入电流的流动方向进行设定。即，在想要以-X方向使磁壁DW移动的时候，以自旋极化了的电子的流动从磁壁DW的右方向碰到的形式在X方向上流过写入电流（自旋极化电流）（参照图4B。相反，在想要以X方向使磁壁DW移动的时候，以自旋极化了的电子的流动从磁壁DW的左方向碰到的形式在-X方向上流过写入电流（自旋极化电流）（参照图4A。[0090]另外，磁壁DW的移动量移动距离能够通过调整写入电流的大小和时间来可变地进行控制。写入电流的大小和时间例如也可以由脉冲数或者脉冲宽度来设定。[0091]如以上所述，通过调整写入电流（自旋极化电流）的流动方向、大小、时间、脉冲数或者脉冲宽度，从而就能够使磁壁驱动层1中的磁壁DW的位置移动到所希望的位置。[0092]经电流通过沟道层5流到磁化自由层6与磁化固定层7之间从而形成磁阻效应元件以下由称之为“磁阻效应元件部”的情况）。在磁阻效应元件部上，电阻值由磁壁DW的位置而发生变化。另外，通过将电压施加于栅极从而磁化自由层6与磁化固定层7之间的电阻就会发生变化，再有，磁阻输出也发生变化的磁壁利用型自旋M0SFET被形成。[0093]在磁壁DW处于图9所表示的位置的时候，磁阻效应元件部具备低阻部与高阻部的并联电路，所述低阻部由磁化自由层6、磁结合层12、磁壁驱动层1中的自磁壁DW起的第磁化供给层3侧的部分磁化方向与磁化固定层5的磁化方向相平行的部分）lcb形成，所述高阻部由磁化自由层6、磁结合层12、磁壁驱动层1当中的自磁壁DW起的第1磁化供给层2侧的部分磁化方向与磁化固定层5的磁化方向相反平行的部分lea形成。[0094]由上述结构就能够输出作为磁阻效应元件部电阻值的模拟的电阻值。另外，通过将磁壁DW的位置设定于多个位置从而就能够输出对应于其数目的多值的电阻值。[0095]图10是概念性地表示与磁化自由层6的磁化方向相平行的部分leb的面积对应于磁壁DW的位置的比例与磁阻效应元件部的电阻值的关系的图表。[00%]—直以来就有通过将磁壁驱动层中的磁壁的位置移动到所希望的位置从而设定多值的电阻值或者模拟的电阻值的方法，但是没有稳定地读出那些电阻值的方法。[0097]就本实施方式的磁壁利用型自旋M0SFET而言，通过采用将读出电极层1〇设置于俯视时重叠于磁化自由层6的位置的结构从而就变得读出电流能够在垂直方向上流过磁壁驱动层。即，通过在与磁壁相平行的方向上流过读出电流（自旋极化了的电子的流动），从而与现有技术相比相对来说能够急剧减少读出时的对磁壁的影响。其结果与现有技术相比相对来说稳定的读出是可能的。[0098]在磁壁驱动层1的材料中可以使用能够被用于磁化自由层的公知的材料。特别能够适用软磁性材料。例如，能够使用选自Cr、Mn、Co、Fe以及Ni当中的金属、包含这些金属当中1种以上金属的合金、包含这些金属和选自B和C以及N当中至少1种以上元素的合金等。具体地来说可以列举Co-Fe、Co-Fe-B、Ni-Fe。[00"]磁壁驱动层1的长度即将第1区域以及第2区域和位于这两个区域之间的第3区域合起来的长度优选为60nm以上。小于60nm的话容易成为单磁区且会有不具有磁壁的情况。[0100]磁壁驱动层1的厚度只要作为磁壁驱动层来行使其功能就没有特别的限制，例如能够做到2〜60mn。如果磁壁驱动层1的厚度成为60nm以上的话则会有在层叠方向上能够出现磁壁的可能性。然而，是否能够在层叠方向上出现磁壁因为是由与磁壁驱动层的形状各向异性的平衡而来决定，所以磁壁驱动层1的厚度只要是小于60nm就不能够做出该磁壁。[0101]磁壁驱动层1也可以在层的侧面上具有阻止磁壁移动的磁壁阱部。作为磁壁阱部的具体结构是公知的结构，例如能够使用凹凸、沟槽、鼓起、中间变细、缺口等。通过具备如此磁壁阱部从而就能够阻止磁壁移动钉住），如果不流过阈值以上的电流的话则能够做成不会有磁壁不在该程度以上移动的结构。由上述结构就能够使输出信号成为非模拟而进行多值化。[0102]例如，通过以每个规定距离形成磁壁阱部从而就能够更加稳定地保持磁壁，能够做到稳定的多值存储，并且能够读出更加稳定地被多值化的输出信号。[0103]在磁壁驱动层1当中，俯视时重叠于磁化自由层6的部分的厚度也可以大于其他部分的厚度参照图14。在移动磁壁重叠于磁化自由层6的部分的时候因为磁壁的截面积增大所以电流密度降低，并且磁壁的驱动速度变慢。由此，就能够容易控制输出的模拟值。另外，在制作如此结构的情况下，用连续成膜来制作磁壁驱动层1和磁结合层12以及磁化自由层6,并且能够去掉多余的部分来进行形成。在实施连续成膜的情况下，进行接合的层之间的结合变强，并且能够获得更加高效率的磁耦合或输出。[0104]在磁化自由层6的材料中可以使用能够被用于磁化自由层的公知的铁磁性材料。例如，能够使用选自〇、1^11、：06以及听当中的金属、包含这些金属当中1种以上金属、包含这些金属和选自B和C以及N当中至少1种以上元素的合金等。具体地来说可以列举Co-Fe、Co-Fe_B、Ni-Fe〇[0105]在将磁化自由层6的磁化方向相对于层叠面做到垂直的情况下，磁化自由层6的厚度与磁壁驱动层1的厚度之和优选为2.5nm以下。在磁化自由层6与磁结合层12的界面上能够将垂直磁各向异性附加于磁化自由层6。另外，因为垂直磁各向异性由于增厚磁化自由层6的膜厚与磁壁驱动层1的膜厚之和而效应衰减，所以磁化自由层6的膜厚与磁壁驱动层1的膜厚之和优选薄的一种。[0106]作为磁结合层12的材料可以使用非磁性的公知的材料。[0107]Ru的情况是能够由膜厚来使磁化自由层6与磁壁驱动层1的结合力变化，例如，在厚度0.4nm的情况下能够增强反铁磁性的结合。[0108]另外，磁结合层12也可以使用铁磁性材料。[0109]在磁化自由层6以及磁化固定层7当中至少一方与沟道层5之间也可以具备隧道势垒层tunnelbarrierlayer。通过具备该隧道势垒层从而抑制被注入的自旋返回到进行注入的电极的效应，并且能够获得更大的输出电压。[0110]作为隧道势垒层的材料可以使用能够被用于隧道势垒层的公知的绝缘材料。例如能够使用Al2〇3、Si〇2、MgO、MgAl2〇4、ZnAl2〇4、MgGa2〇4、ZnGa2〇4、MgIn2〇4、ZnIn2〇4、以及这些材料的多层膜和混合组成膜等。另外，除了这些之外还可以使用Al，Si，Mg的一部分被Zn和Be等置换的材料等。在这些当中尤其因为MgO或MgAl2〇4为能够实现相干隧道（coherenttunne1的材料，所以能够高效率地注入自旋。作为沟道层5的材料能够使用Si和Ge等半导体、或GaAs和InGaAs等化合物半导体。沟道层5中的源极2s与漏极2D之间的最短距离即沟道长d优选为〇.lum以上i〇〇]im以下。沟道长⑹被设定为短于沟道层5内的自旋扩散长。例如，沟道层5的材料为Si，沟道长d为3um，沟道层5的电阻率为1Q•cm。沟道层5的导电型为N型，但也可以是?型。[0112]沟道层5也可以是被形成于基板等之上的层，但其自身也可以是基板。[0113]读出电极层1〇的形状优选以导致使磁壁移动的读入电流（自旋极化电流的水平成分不出现的形式俯视时为与磁化自由层6相同的尺寸，但是即使不是相同的尺寸与现有的磁壁驱动型磁阻效应元件相比也能够发挥出其效果。例如，俯视时优选读出电极层与磁化自由层6的重叠程度为50%以上，进一步优选为9〇%以上，更加优选为1〇〇%。[0114]例如，在读出电极层10与磁化自由层6的重叠程度为1〇〇%以外的情况下，在读出时会有磁壁发生移动的可能性。在读出时磁壁是否会发生移动取决于读出电极层10与磁化自由层6的重叠的位置和读出电流的方向。[0115]作为读出电极层1〇的材料可以使用作为电极材料来进行使用的公知的材料。例如，可以使用铝、银、铜、金等。[0116]在高阻层11为绝缘材料的情况下，高阻层11的厚度优选以写入电流不会流入到读出电极层10的形式做到0•8nm以上。另外，做到能够无视读入动作中的影响的程度的观点是以写入电流不会流入到读出电极层10的观点优选做到2nm以下。[0117]作为高阻层11的材料如果是在驱动磁壁驱动层1的磁壁的时候能够抑制（实质上是进行防止用于磁壁驱动的电流流到下部电极层4的层的话则没有特别的限制。高阻层11既可以是隧道势垒层tunnelbarrierlayer，又可以使用能够被用于隧道势垒层的公知的绝缘材料。例如，可以使用A12〇3、Si02、MgO、以及MgAl2〇4等。另外，除了以上所述的之外还可以使用Al，Si，Mg的一部分被Zn和Be等置换的材料等。高阻层11的材料如果至少电阻率高于磁壁驱动层1的话则能够行使其功能。例如，也可以是Si、SiGe或Ge等的半导体、铋和镍铬合金等金属。[0118]磁化自由层6的X方向的端部与第1磁化供给层2以及第2磁化供给层3的X方向的端部之间的距离能够被任意设计。磁壁驱动层1中的磁壁将接近于与第1磁化供给层2以及第2磁化供给层3相接触的磁化自由层6的端部作为最大的可移动范围。这是因为第1磁化供给层2以及第2磁化供给层3与磁壁驱动层1进行磁耦合，且即使磁壁被驱动工作，如果停止磁壁驱动层1中的通电的话则磁壁在其端部也能够稳定下来。另外，磁壁从端部进行移动，直至移动到磁化自由层6的端部为止期间不会影响到读取输出。[0119]图11是沿着沟道层的长边方向的中央线切割由图1表示的磁壁利用型自旋M0SFET的截面示意图。磁化固定层7为在使用写入电流的写入前后磁化方向不发生变化的层，另夕卜，磁化自由层6为在使用写入电流的写入前后磁化方向可以发生变化的层。磁化固定层7以及磁化自由层6被设置于沟道层5的一面5a的第1端部5aA以及第2端部5aB，另外，在第1端部5aA与第2端部5aB之间设置通过栅绝缘层9被设置的栅电极8。[0120]磁化固定层7也可以是由反铁磁性层、铁磁性层、非磁性层构成的合成结构。因为在合成结构中磁化方向被反铁磁性层牢固地保持着，所以能够作为难以受到来自外部的影响的磁化固定层来行使其功能。[0121]通过将磁化固定层7以及磁化自由层6作为源极漏极从而具有M0SFET的结构，通过源极漏极为磁化固定层以及磁化自由层从而构成通常的自旋M0SFET。因为源极以及漏极是铁磁性体，所以从铁磁性体将自旋极化了的电流注入到沟道层。通常的M0SFET实行凭借栅电压的电流的控制，但是就自旋M0SFET而言除了栅电压之外还要新加上外部磁场等的控制方法。即，凭借磁阻效应的输出电流由源极和漏极的磁化方向的相对角度而发生变化。[0122]通过改变磁化自由层6的磁化方向从而磁化固定层7以及磁化自由层6的磁化成为大致平行或者大致反平行。根据磁化自由层6的磁化方向就能够存储数据，并且也能够作为通常的自旋M0SFET来进行使用。即，如果将由铁磁性体构成的漏极的磁化方向对应于数据“〇”和数据“1”的数字值的话，则因为从漏极被取出的载流子量由磁化方向而发生变化，所以也能够用自旋极化电流在该磁化方向上流过磁化固定层7与磁化自由层6之间的方法或从外部进行控制的方法来将磁化固定层7、磁化自由层6、沟道层5以及栅极的现有自旋M0SFET的部分作为存储元件来进行利用。[0123]在图11中，读出电流在以虚线进行表示的路径中流过，但是在路径中流过的电流的电阻是由磁化固定层7与磁化自由层6之间的电阻和磁化自由层6与磁壁驱动层1图9的符号IcA的部分之间的电阻来决定。即，就本实施方式的磁壁利用型自旋M0SFET而言，能够利用磁化固定层7与磁化自由层6之间的磁阻效应以及磁化自由层6与磁壁驱动层1图9的符号1cA的部分之间的磁阻效应的2阶段的磁阻效应。因此，本实施方式的磁壁利用型自旋M0SFET能够以与现有的自旋M0SFET或者磁壁驱动型MRAM不同的概念进行利用的可能性是有的。[0124]磁壁利用型模拟存储器）[0125]本实施方式的磁壁利用型模拟存储器具备多个本实施方式的磁壁利用型自旋M0SFET〇[0126]在图12中表示了磁壁利用型模拟存储器中的单元cell主要部分的磁壁驱动层的沿着长边方向的中央线进行切割的截面示意图。[0127]图1等所表示的磁壁利用型自旋MOSFET100分别在第1磁化供给层2以及第2磁化供给层3上连接第1配线21和第2配线22。另外，在读出电极层10上连接第3配线23,另外，在磁化固定层7上连接第4配线24，在栅极8上连接第5配线25。[0128]第1配线21、第2配线22、第3配线23、第4配线24以及第5配线25能够使用作为通常的配线材料来进行使用的材料。例如，可以使用铝、银、铜、金等。[0129]图I3是示意性地表示本实施方式所涉及的磁壁利用型模拟存储器1000的电路结构的一个例子的示意图。在图13中图示了相关于1个单元的部分。[0130]第1控制元件35经由多个磁壁利用型自旋M0SFET100的各个第2配线21以及第2磁化供给层3只图示1个单元的第2配线21以及第2磁化供给层3被连接于磁壁驱动层1。第1控制元件35被连接于所有磁壁利用型自旋MOSFET100。另外，第1控制元件35被连接于没有图示的外部电源，并控制流到磁壁驱动层1的电流。[0131]第1单元cell选择元件％通过多个磁壁利用型自旋M0SFET100的各个第1配线22以及第1磁化供给层2只图示了1个单元的第1配线22以及第1磁化供给层2被连接于磁壁驱动层1。对应于一个磁壁利用型自旋MOSFET100设置一个第1单元选择元件36。第1单元选择兀仵36控制疋否使写入电流流到哪个磁壁利用型自旋单元选择元件36被接地。[0132]第2控制元件37被连接于第4配线24。第2控制元件37被连接于没有图示的外部电源，并控制流到第4配线24的电流。[0133]第2单元cell选择元件：38经由多个磁壁利用型自旋MOSFET100的各个第3配线23被连接于读出电极层10。对应于一个磁壁利用型自旋M0SFET100设置一个第2单元选择元件38。第2单元选择元件：38控制是否使读出电流流到哪个磁壁利用型自旋M0SFET100。第2单元选择元件38被接地。[0134]第3控制元件39被连接于第5配线25。第3控制元件39被连接于没有图示的外部电源，并控制被施加于栅电极8的电压。[0135]第1控制元件35、第2控制元件37、第3控制元件39、第1单元选择元件36以及第2单元选择元件38能够使用公知的开关元件。例如，能够使用以场效应晶体管等为代表的晶体管元件等。[0136]以下是使用图13并就凭借磁壁利用型模拟存储器的写入动作以及读出动作进行说明。[0137]写入动作是由第1控制元件35和第1单元选择元件36来控制写入。[0138]首先，开放连接第1控制元件35,并选择所开放的第1单元选择元件36。第1控制元件35被连接于外部电源，第1单元选择元件36被接地。因此，按第1控制元件35、第1配线21、第2磁化供给层3、磁壁驱动层1、第2配线22、被选择的第1单元选择元件36这个顺序流过写入电流。省略以相反顺序流过电流的情况的说明。[0139]读入动作是由第2控制元件37和第2单元选择元件38以及第3控制元件39来控制读入。[0140]首先，开放连接第2控制元件37，并选择所开放的第2单元选择元件38。接着，开放连接第3控制元件30。第2控制元件37被连接于外部电源，第2单元选择元件38被接地。因此，按第2控制元件37、第4配线24、磁化固定层7、沟道层5、磁化自由层6、磁壁驱动层1、读出电极层10、被选择的第2单元选择元件洲这个顺序流过读入电流。省略以相反顺序流过电流的情况的说明。[0141]第2控制元件37和第2单元选择元件38以及第3控制元件39作为读出机构行使其功能。[0142]本实施方式的磁壁利用型模拟存储器也可以做成双极元件被连接于第丨磁化供给层2或者第2磁化供给层3当中的任意一方的结构。由如此结构就能够通过改变电流方向从而在任意方向上移动磁壁。[0143]本实施方式的磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器如果与现有的磁壁驱动型磁阻效应元件和在各单元具备如此磁阻效应元件的磁壁驱动型磁存储器以及现有的自旋MOSFET相比较的话，则主要结构的差异仅为具备读出电极层10以及隧道势垒层），能够使用公知的制造方法来进行制造。[0144]非易失性逻辑电路）[0145]本实施方式的非易失性逻辑电路具备本实施方式的磁壁利用型自旋MOSFET被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，并具有存储功能和逻辑功能，作为存储功能可以具备上述磁壁利用型模拟存储器以及STT-MRAM。[0146]磁壁利用型模拟存储器和STT-MRAM因为以相同的工序进行制作是可能的，所以成本的削减是可能的。另外，通过数字的STT-MRAM被设置于与被配置成阵列状的磁壁利用型模拟存储器相同的电路，从而对输入输出实行数字化，在内部能够形成以模拟进行处理为可能的逻辑。[0147][磁神经元元件magneticneuronelement][0148]图14是本发明的一个实施方式所涉及的磁神经元元件（magneticneuronelement的一个例子的截面示意图。[0149]本实施方式的磁神经元元件具备本实施方式的磁壁利用型自旋M0SFET，磁壁驱动层1的第3区域lc具有第1存储部41b和在长边方向上进行排列的夹着第1存储部41b的第2存储部41a以及第3存储部41c。另外，磁神经元元件具备一种电流源没有图示），其具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁按顺序以至少一次停留于第1存储部41b和第2存储部41a以及第3存储部41c所有存储部的形式移动。[0150]第1存储部41b为磁壁驱动层1的第3区域lc中俯视时与磁化自由层6相重叠的部分，第2存储部41a俯视时为磁化自由层6与第1磁化供给层2之间的部分不重叠于磁化自由层6以及第1磁化供给层2的部分），第3存储部41c俯视时为磁化自由层6与第2磁化供给层3之间的部分不重叠于磁化自由层6以及第2磁化供给层3的部分）。[0151]本实施方式的磁壁利用型自旋M0SFET能够作为模拟突触synapse动作的元件即磁神经元元件来进行利用。就突触而言优选相对于来自外部的刺激持有线性输出。另外，在逆向的负荷被给予的时候没有磁滞现象hysteresis，优选进行可逆。如图9所示，磁化自由层6和磁壁驱动层1各自的磁化方向为平行的部分的面积由磁壁的驱动移动而发生连续变化。即，形成了由磁化自由层6和磁壁驱动层1各自的磁化方向为平行的部分的面积和反平行的部分的面积构成的并联电路。图9的横轴能够看作为磁壁的驱动距离，并且能够表示比较线性的电阻变化。另外，磁壁的驱动因为能够依存于施加电流大小的电流脉冲的时间来实现的，所以能够将电流的大小和方向再有被施加的电流脉冲的时间看作为来自外部的负荷。[0152]存储的初始阶段）[0153]例如，在磁壁驱动层1的磁壁在-X方向最大地进行移动的情况下，磁壁在第1磁化供给层2的磁化自由层6侧的端部41aA进行稳定化。如果电流从第2磁化供给层3流到第1磁化供给层2,则电子从第1磁化供给层2流到第2磁化供给层3,在第1磁化供给层2以及磁壁驱动层1的内部自旋极化了的电子在磁壁上发生自旋转移，磁壁在+X方向上进行移动。即使直至磁壁到达磁化自由层6的第1磁化供给层2侧的端部41aB为止进行磁壁移动，读出的电阻也不会发生变化。能够将该状态称作为存储的初始阶段。即，能够将磁壁被配置于第2存储部41a内的情况称作为存储的初始阶段。在存储的初始阶段不实行作为数据的存储，但是所处的状态是存储数据的准备已备齐。[0154]主存储阶段）[0155]磁壁通过磁化自由层6的上部（俯视时为重叠的部分期间如图9所示读出时的电阻发生变化。通过电流从第2磁化供给层3流到第1磁化供给层2从而设定为来自外部的负荷，并成为在读出时与负荷大致成比例的那样的电阻变化。这就是主存储阶段。即，能够将磁壁被配置于第1存储部41b内的情况称作为存储的主存储阶段。能够将磁壁处于比磁化自由层6的端部更外侧的状态定义为存储或者定义为无存储，并且将磁壁处于比相反侧的磁化自由层6的端部更外侧的状态定义为无存储或者定义为存储。当然，如果流到第2磁化供给层3与第1磁化供给层2之间的电流为逆向的话则成为相反的作用。[0156]存储的深层化阶段）[0157]磁壁到达磁化自由层6的第2磁化供给层3侧的端部2lcB并且在从磁化自由层6离开的方向上即使进行移动，读入时的输出也不会发生变化。但是，在磁壁从磁化自由层6完全离开之后即使逆向的负荷被施加，直至磁壁到达磁化自由层6的端部41cB为止读入时的输出也不会发生变化。即，意味着即使来自外部的负荷被给予也不会失去存储，能够将此称作为存储的深层化阶段。即，能够将磁壁被配置于第3存储部41c内的情况称作为存储的深层化阶段。[0158]如果流过第2磁化供给层3与第1磁化供给层2之间的电流为逆向，则存储的初始阶段和主存储阶段以及存储的深层化阶段与各个存储部的对应成为相反。[0159]为了将本实施方式的磁壁利用型自旋M0SFET作为模拟突触synapse动作的元件来使用并作为本实施方式的磁神经元元件，而要具备能够以按顺序使磁壁的移动经过存储的初始阶段和主存储阶段以及存储的深层化阶段的形式流过写入电流的电流源。即，要具备一种电流源，具有控制电路，该控制电路控制写入电流，以使磁壁按顺序以至少一次停留于第1存储部和第2存储部以及第3存储部所有存储部的形式移动。[0160]由写入电流的条件就能够决定磁壁是否以多次移动而通过完各个第丨存储部和第2存储部以及第3存储部。[0161]存储的忘却阶段）[0162]通过在无存储状态下使磁壁驱动层1的磁壁移动从而就能够忘却存储。另外，即使通过给予外部磁场和热以及物理性扭曲从而也能够发生磁壁的驱动或消失。就本实施方式的磁壁利用型自旋M0SFET而目，因为显不输出为一定的低电阻和高电阻的值，所以由定义来决定存储和无存储。另外，在以电流流到磁壁驱动层1的以外的方法来使磁壁移动或消失的情况下因为成为随机无规则，所以在多个磁壁利用型自旋M0SFET之间的信息的关联失去。能够将这些称作为存储的忘却阶段。[0163]使用了磁神经元元件的人工大脑）[0164]本实施方式的磁神经元元件是一种模拟突触synapse的活动并且能够经过存储的初始阶段、主存储阶段、还有存储的深层化阶段的存储器。将本实施方式的磁壁利用型模拟存储器设置于多个电路上，并且实行大脑的模拟是可能的。就如一般的存储器那样纵横均等地进行阵列的配置而言形成集成度高的大脑是可能的。[0165]另外，如图15所示将持有特定电路的多个磁神经元元件作为一个块，就进行阵列的配置而言形成来自外部负荷的认识度不同的大脑是可能的。例如，能够孕育出对于颜色有高灵敏度的大脑或语言的理解度高的大脑等的个性。总之，在使从外部的传感器入手的信息对视觉、味觉、触觉、嗅觉以及听觉认识最适化的五感区域实行认识的处理，进一步通过在逻辑思考区域进行判断从而形成被称作为决定接下来的行动的过程是可能的。再有，因为如果使磁壁驱动层1的材料变化的话则相对于负荷的磁壁的驱动速度或磁壁的形成方法会发生变化，所以形成将该变化作为个性的人工大脑成为可能。[0166]符号说明[0167]1.磁壁驱动层[0168]la.第1区域[0169]lb.第2区域[0170]lc.第3区域[0171]2.第1磁化供给层[0172]3.第2磁化供给层[0173]5.沟道层[0174]6.磁化自由层[0175]7.磁化固定层[0176]8.栅电极[0177]9.栅绝缘层[0178]10.读出电极层[0179]11.高阻层[0180]12.磁结合层[0181]41a•第2存储部[0182]41b.第1存储部[0183]41c•第3存储部[0184]100.磁壁利用型自旋M0SFET[0185]1000.磁壁利用型模拟存储器

权利要求：1.一种磁壁利用型自旋MOSFET，其特征在于，具备：磁壁驱动层，具有磁壁、第1区域、第2区域、位于所述第1区域与所述第2区域之间的第3区域；沟道层；磁化自由层，设置于所述沟道层的第1面的第1端部并被配置为与所述磁壁驱动层的所述第3区域相接；磁化固定层，设置于所述第1端部的相反的第2端部；以及栅极，经由栅绝缘层而设置于所述沟道层的所述第1端部与所述第2端部之间。2.如权利要求1所述的磁壁利用型自旋MOSFET，其特征在于，具备在所述磁壁驱动层的所述第3区域的设置有所述磁化自由层的第3面的相反的第4面上设置于俯视时与所述磁化自由层相重叠的位置的读出电极层。3.如权利要求1或者2所述的磁壁利用型自旋MOSFET，其特征在于，在所述磁化自由层和所述磁化固定层当中的至少一方与所述沟道层之间具备隧道势垒层。4.如权利要求1〜3中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，在所述磁壁驱动层与被设置于俯视时与所述磁化自由层相重叠的位置的读出电极层之间进一步具备高阻层。5.如权利要求1〜4中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，所述磁壁驱动层的长度为60nm以上。6.如权利要求1〜5中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，进一步具备：与所述第1区域相接并具有第1磁化方向的第1磁化供给层；以及与所述第2区域相接并具有与所述第1磁化方向相反的第2磁化方向的第2磁化供给层。7.如权利要求6所述的磁壁利用型自旋MOSFET，其特征在于，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向分别平行于各层。8.如权利要求6所述的磁壁利用型自旋MOSFET，其特征在于，所述磁壁驱动层、所述第1磁化供给层、所述第2磁化供给层、所述磁化自由层、以及所述磁化固定层各自的磁化方向分别垂直于各层。9.如权利要求1〜8中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，所述磁壁驱动层具有磁壁阱部。10.如权利要求6〜9中任意一项所述的磁壁利用型自旋MOSFET，其特征在于，双极元件被连接于所述第1磁化供给层或者所述第2磁化供给层的任意一方。11.一种磁壁利用型模拟存储器，其特征在于，具备多个权利要求1〜10中任意一项所述的磁壁利用型自旋MOSFET。12.如权利要求11所述的磁壁利用型模拟存储器，其特征在于，具备读出在读出时所述读出电极层与所述磁化自由层之间的电阻变化的机构。13种非易失性逻辑电路，其特征在于，具备权利要求1〜10中任意一项所述的磁壁利用型自旋mosfet被配置成阵列状的磁壁利用型模拟存储器、STT-MRAM，具有存储功能和逻辑功能并且作为存储功能而具备所述磁壁利用型模拟存储器以及所述STT-MRAM。14.一种磁神经元元件，其特征在于，具备权利要求1〜10中任意一项所述的磁壁利用型自旋MOSFET，所述磁壁驱动层的所述第3区域具有第1存储部和在长边方向上排列的夹着该第1存储部而配置的第2存储部以及第3存储部，所述磁神经元元件具备电流源，该电流源具有控制电路，该控制电路能够控制写入电流的流动，以使磁壁能够按顺序以至少一次停留于所述第1存储部、所述第2存储部以及所述第3存储部的所有存储部的方式移动。

百度查询： TDK株式会社 磁壁利用型自旋MOSFET以及磁壁利用型模拟存储器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD