买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】时间校准方法、处理器及时间校准系统_新华三技术有限公司_201811005223.1 

申请/专利权人:新华三技术有限公司

申请日:2018-08-30

公开(公告)日:2021-05-07

公开(公告)号:CN108873668B

主分类号:G04G5/00(20130101)

分类号:G04G5/00(20130101)

优先权:

专利状态码:有效-授权

法律状态:2021.05.07#授权;2019.02.19#实质审查的生效;2018.11.23#公开

摘要:本发明实施例涉及通信技术领域,提供一种时间校准方法、处理器及时间校准系统,当电子设备的逻辑装置需要启动时,集成到逻辑装置内部的时间校准模块读取CMOS电路中记录的第一时间并写入外部存储介质中;当逻辑装置启动时,时间校准模块从外部存储介质中读取第一时间,并获取外部逻辑电路向CMOS电路发送的信息清除信号的信号持续时间、以及CMOS电路在接收到去使能清除信号后记录的第二时间;最后,时间校准模块将第一时间、信号持续时间及第二时间之和回写到CMOS电路中,这样就能精确恢复CMOS电路中的时间信息。本发明实施例能够在设备重启后自动校准CMOS电路的时间信息,满足电子设备的时间精度要求,具有良好的可靠性。

主权项:1.一种时间校准方法,其特征在于,应用于电子设备的逻辑装置,所述电子设备还包括外部存储介质,所述逻辑装置与所述外部存储介质电连接,所述逻辑装置内部集成有CMOS电路及时间校准模块,所述外部存储介质中固化有BIOS,所述方法包括:当所述逻辑装置需要启动时,所述时间校准模块读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中,所述逻辑装置需要启动时是指当固化到所述外部存储介质中的BIOS升级完成后、且外部逻辑电路向所述CMOS电路发送的信息清除信号生效之前;当所述逻辑装置启动时,所述时间校准模块读取所述外部存储介质中存储的第一时间;所述时间校准模块获取与所述逻辑装置电连接的外部逻辑电路向所述CMOS电路发送的信息清除信号的信号持续时间,所述信号持续时间为所述外部逻辑电路向所述CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔,所述使能清除信号使所述信息清除信号生效以清除CMOS信息,所述去使能清除信号使所述信息清除信号失效;所述时间校准模块获取第二时间,其中,所述第二时间为所述CMOS电路在接收到所述去使能清除信号后记录的时间;所述时间校准模块将所述第一时间、信号持续时间及第二时间之和回写到所述CMOS电路中。

全文数据:时间校准方法、处理器及时间校准系统技术领域[0001]本发明实施例涉及通信技术领域,具体而言,涉及一种时间校准方法、处理器及时间校准系统。背景技术[0002]随着科技的发展,越来越多的电子设备被应用到人们的生活和工作中。通常,电子设备的时间信息存储在其内部的CMOSComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)中,在电子设备重启时,会对CMOS信息进行清除操作,这样会导致电子设备的时间信息丢失,进而导致时间相关的服务甚至整个电子设备无法运行。为了解决这一问题,每次在设备重启之后,均需要手动校准时间,不能满足电子设备的时间精度要求。发明内容[0003]本发明实施例的目的在于提供一种时间校准方法、处理器及时间校准系统,用以解决设备重启时导致时间信息丢失的问题。[0004]为了实现上述目的,本发明实施例采用的技术方案如下:[0005]第一方面,本发明实施例提供了一种时间校准方法,应用于电子设备的逻辑装置,所述电子设备还包括外部存储介质,所述逻辑装置与所述外部存储介质电连接,所述逻辑装置内部集成有CMOS电路及时间校准模块,所述方法包括:当所述逻辑装置需要启动时,所述时间校准模块读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中;当所述逻辑装置启动时,所述时间校准模块读取所述外部存储介质中存储的第一时间;所述时间校准模块获取与所述逻辑装置电连接的外部逻辑电路向所述CM0S电路发送的信息清除信号的信号持续时间,所述信号持续时间为所述外部逻辑电路向所述CM0S电路发送的使能清除信号和去使能清除信号之间的时间间隔;所述时间校准模块获取第二时间,其中,所述第二时间为所述CMOS电路在接收到所述去使能清除信号后记录的时间;所述时间校准模块将所述第一时间、信号持续时间及第二时间之和回写到所3CM0Si路中。[0006]第二方面,本发明实施例还提供了一种处理器,应用于电子设备,所述电子设备还包括外部存储介质,所述处理器与所述外部存储介质电连接,所述处理器内部集成有处理器核、内部存储器及CMOS电路,所述处理器核与所述CMOS电路及所述内部存储器均电连接;所述内部存储器用于存储机器可读指令;所述处理器核用于读取所述机器可读指令,以执行:当所述处理器需要启动时,读取所述CM0Si路中记录的第一时间并写入所述外部存储介质中;当所述处理器启动时,读取所述外部存储介质中存储的第一时间;获取与所述处理器电连接的外部逻辑电路向所述CM0S电路发送的信息清除信号的信号持续时间,所述信号持续时间为所述外部逻辑电路向所述®03电路发送的使能清除信号和去使能清除信号之间的时间间隔;获取第二时间,其中,所述第二时间为所述0®3电路在接收到所述去使能清除信号后记录的时间;将所述第一时间、信号持续时间及第二时间之和回写到所述⑶⑻电路中。[0007]第三方面,本发明实施例还提供了一种时间校准系统,应用于电子设备,所述时间校准系统包括处理器及外部存储介质,所述处理器与所述外部存储介质电连接,所述处理器内部集成有CMOS电路及处理器核;所述处理器核用于当所述处理器需要启动时,读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中;所述外部存储介质用于存储所述处理器核写入的第一时间;所述CMOS电路用于接收与所述处理器电连接的外部逻辑电路发送的信息清除信号后清除CMOS信息,并在接收到所述外部逻辑电路发送的去使能清除信号后重新计时;所述处理器核还用于当所述处理器启动时读取所述外部存储介质中存储的第一时间,再获取所述CMOS电路在接收到所述去使能清除信号后记录的第二时间,并将所述第一时间、信息清除信号的信号持续时间及第二时间之和回写到所述CMOS电路中。[0008]相对现有技术,本发明实施例提供的一种时间校准方法、处理器及时间校准系统,当电子设备的逻辑装置需要启动时,集成到逻辑装置内部的时间校准模块读取CMOS电路中记录的第一时间并写入外部存储介质中;然后,当逻辑装置启动时,时间校准模块从外部存储介质中读取第一时间,并获取外部逻辑电路向CMOS电路发送的信息清除信号的信号持续时间、以及CMOS电路在接收到去使能清除信号后记录的第二时间;最后,时间校准模块将第一时间、信号持续时间及第二时间之和回写到CMOS电路中,这样就能精确恢复CMOS电路中的时间信息。本发明实施例通过对逻辑装置外接外部存储介质及内部集成时间校准模块,能够在设备重启后自动校准CMOS电路的时间信息,满足电子设备的时间精度要求,具有良好的可靠性。[0009]为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。附图说明[0010]为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。[0011]图1示出了本发明实施例提供的时间校准系统的方框示意图。[0012]图2示出了本发明实施例提供的时间校准方法流程图。[0013]图3示出了本发明实施例提供的电子设备的方框示意图。_4]图标:10-时间校准系统;100-处理器;101-CM0S电路;102-处理器核;103-内部存储器;20-外部存储介质;3〇_外部电源;200-逻辑装置;201-时间校准模块。具体实施方式[0015]下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图^提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的犯围,而是仅仅表不本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。[0016]应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。[0017]第一实施例[0018]请参照图1,图1示出了本发明实施例提供的时间校准系统10的方框示意图。时间校准系统10应用于电子设备,时间校准系统10包括处理器100、外部存储介质20及外部电源30,外部存储介质20及外部电源30均与处理器100电连接。[0019]在本发明实施例中,处理器1〇〇内部集成有CMOS电路101、处理器核102及内部存储器103,处理器核102与CMOS电路101、内部存储器103及外部存储介质20均电连接,CMOS电路101与外部电源30电连接。[0020]在本发明实施例中,CMOS电路101可以存储处理器100的设备信息,例如,处理器100的硬件参数、时间信息等。外部电源30用于在处理器100断电时为CMOS电路101供电,以驱动CMOS电路101在接收到去使能清除信号后开始计时。作为一种实施方式,外部电源30可以是电池。[0021]在本发明实施例中,内部存储器103用于存储机器可读指令,该机器可读指令包括至少一个可以软件或固件firmware的形式存储于内部存储器103中或固化在电子设备的操作系统operatingsystem,0S中的软件功能模块。处理器核102可以读取该机器可读指令并进行执行。[0022]电子设备可以是,但不限于服务器、计算机、交换机、路由器等。处理器100可以是CPUCentralProcessingUnit,中央处理器),例如,目前市场上常见的X86CPU。内部存储器103可以是集成到处理器1〇〇内部的一个存储单元,例如,R〇MReadOnlyMemory,只读存储器)、RAMRandomAccessMemory,随机存储器)、高速缓冲存储器Cache:CacheMemory等,处理器核102可以是CPU核。[0023]在本发明实施例中,处理器核102用于当处理器100需要启动时,读取CMOS电路101中记录的第一时间并写入外部存储介质20中。处理器1〇〇需要启动时可以是当处理器100接收到重启指令时,在外部逻辑电路向CMOS电路101发送的信息清除信号生效之前,处理器核102需要读取CMOS电路101中记录的第一时间并写入外部存储介质20中。第一时间可以是CMOS电路101当前记录的处理器1〇〇的时间信息,第一时间可以用T1表示。[0024]电子设备可以为服务器,相对应的,在处理器100上电时,存放在处理器100外部存储器中的BIOSBasicInputOutputSystem,基本输入输出系统会被搬移到处理器100外部的内存中,这样处理器1〇〇就可以从BI〇sBasichPut〇utPutSystem,基本输入输出系统)引导启动,BIOS是负责处理器1〇〇的启动、操作系统的引导和操作系统访问硬件的接口,之后BIOS获取CMOS电路101存储的时间,并对BIOS下的服务和日志进行管理;接下来,BIOS从其他非易失存储介质中读取二次引导软件Boot软件,Boot软件启动后会校验BIOS是否需要升级。如果BIOS版本正确,不需要升级,Boot软件会继续引导操作系统启动,如果BIOS需要升级,则在BIOS升级完成后,会对处理器1〇〇内部的C0MS信息进行清除操作。[0025]因此,当电子设备为服务器时,处理器核102还用于当固化到处理器100外部存储器中的BIOS升级完成后,即接收到升级指令时,读取CMOS电路101中记录的第一时间并写入外部存储介质20中。[0026]外部存储介质20用于存储处理器核102写入的第一时间,外部存储介质20可以是非易失存储介质,例如,Flash存储器等。[0027]CMOS电路101用于接收与处理器100电连接的外部逻辑电路发送的信息清除信号后清除CMOS信息,当处理器100需要启动时,外部逻辑电路向CMOS电路101发送使能清除信号使信息清除信号生效以清除CMOS信息、以及在信号持续时间到达后向CMOS电路101发送去使能清除信号使息清除信号失效。信息清除信号的信号持续时间为外部逻辑电路向CMOS电路101发送的使能清除信号与去使能清除信号之间的时间间隔,该信号持续时间可以用T0表示,T0为一固定值,例如,信息清除信号为低电平50ns,则表明低电平作用的时间为50ns,低电平用来清除CMOS彳目息,50ns就是彳目息清除彳目号的彳目号持续时间TO。T0可以预先存储在BIOS中,或外部存储介质20的一个固定存储空间中,以便在处理器100启动的过程中获取。[0028]CMOS电路101还用于在接收到外部逻辑电路发送的去使能清除信号后重新计时,即在信息清除信号失效后重新计时。此时,处理器1〇〇由于人为或意外断电,CMOS电路101仍然可以在外部电源30的驱动下计时,即在外部电源30的驱动下CMOS电路101中的时间信息以初始值为基数继续增长。[0029]处理器核102还用于当处理器100启动时读取外部存储介质20中存储的第一时间,再获取CMOS电路101在接收到去使能清除信号后记录的第二时间,并将第一时间、信息清除信号的信号持续时间及第二时间之和回写到CMOS电路101中。具体来说,第二时间可以是CMOS电路101在接收到去使能清除信号后至时间回写前记录的第二时间,第二时间可以用At表示。第一时间T1、信号持续时间T0和第二时间At之和可以用T2表示,T2=T1+T0+At。[0030]电子设备为服务器时,外部逻辑电路从处理器100中的CMOS电路101发送去使能清除信号后,配合处理器1〇〇进入下电重启时序,以在处理器100重启后固化于处理器1〇〇外部存储器中的BIOS启动。也就是说,当外部逻辑电路向处理器100发送去使能清除信号使信息清除信号失效后,处理器100上电,之后BIOS重新启动。因此,处理器核102还用于当BIOS启动时读取外部存储介质20中存储的第一时间,再获取CMOS电路101在接收到去使能清除信号后记录的第二时间At,并将第一时间T1、信号持续时间T0和第二时间At之和T2=T1+T0+At回写到CMOS电路101中。[0031]由于第一时间存储在外部存储介质20中,其不会因为电子设备的掉电而清除,那么,如果电子设备是正常的关机,前次重启时的第一时间仍会存储外部存储介质20中。此时,如果电子设备再次开机,则可能由于所存储的第一时间而CMOS电路101中的时间写错,导致时间信息不一致的问题。为了进一步确保时间校准的可靠性,处理器核102还用于当处理器100需要启动时,读取CMOS电路101中的第一时间,将第一时间及时间失效标志写入外部存储介质20中,时间失效标志可以表示处理器1〇〇由于重启(例如,BIOS升级)CMOS电路101中的时间被清除,与该时间失效标志对应的第一时间是CMOS电路101中由于BIOS升级被清除的时间。[0032]在本发明实施例中,处理器核102还用于当处理器1〇〇启动时检测外部存储介质2〇是否存储有时间失效标志,若检测到外部存储介质20中存储有时间失效标志,表明外部存储介质20中存储的第一时间是由于BIOS升级被清除的时间,此时处理器核1〇2读取外部存储介质2〇中存储的第一时间;若检测到外部存储介质20中未存储时间失效标志,表明外部存储介质2〇中未存储第一时间,或者存储的第一时间不是由于BIOS升级被清除的时间,此时处理器核1〇2对外部存储介质20中存储的第一时间不进行读取,而是直接控制处理器100继续启动。在处理器核102读取出第一时间时,说明处理器1〇〇己将CMOS电路101中的时间恢复,则清除外部存储介质20中的失效标记,避免后续电子设备正常关机后启动时向CM0S电路101中写入错误时间信息。[0033]在本发明实施例中,内部存储器103用于存储机器可读指令,处理器核1〇2用于读取该机器可读指令,以执行:当处理器100需要启动时,读取CMOS电路101中记录的第一时间并写入外部存储介质20中;当处理器100启动时,读取外部存储介质20中存储的第一时间;获取与处理器100电连接的外部逻辑电路向CMOS电路101发送的信息清除信号的信号持续时间,信号持续时间为外部逻辑电路向CMOS电路101发送的使能清除信号和去使能清除信号之间的时间间隔;获取第二时间,其中,第二时间为CMOS电路101在接收到去使能清除信号后记录的时间;将第一时间、信号持续时间及第二时间之和回写到CMOS电路101中。[0034]与现有技术相比,本发明实施例具有以下有益效果:[0035]首先,当固化到处理器100外部存储器中的BIOS升级完成后且外部逻辑电路发送的信息清除信号生效之前,读取CMOS电路101中记录的第一时间并写入外部存储介质20中,在BIOS启动后,将外部存储介质20中存储的第一时间、信息清除信号的信号持续时间、以及CMOS电路101在信息清除信号失效后记录的第二时间之和回写到CMOS电路101中,有效解决了电子设备由于BIOS升级导致的时间信息丢失问题。保证电子设备在操作系统启动完成前能够获取精确时间。另外,在电子设备启动阶段确保了时间信息的准确性,可以保证电子设备的可靠启动。[0036]其次,本发明实施例实现了电子设备时间信息的高精度高可靠校准,故能够保证融合设备上运行的虚拟机应用能够从融合设备上获取可靠的系统时间,进而保证应用的可靠运行。[0037]第二实施例[0038]请参照图2,图2示出了本发明实施例提供的时间校准方法流程图,该时间校准方法应用于图3所示的电子设备的逻辑装置200,该电子设备还包括外部存储介质20、外部电源3〇及外部逻辑电路,逻辑装置2〇〇内部集成有CMOS电路101及时间校准模块201,时间校准模块201与外部存储介质20电连接,CMOS电路101与时间校准模块201、外部电源30及外部逻辑电路均电连接。电子设备可以是服务器、计算机、交换机、路由器等,逻辑装置200可以是FPGAField—ProgrammableGateArray,现场可编程门阵列)或者CPLDComplexProgra_ableLogicDevice,复杂可编程逻辑器件等可编程逻辑器件,外部电源30可以是电池。该时间校准方法包括以下步骤:[0039]步骤S101,当逻辑装置需要启动时,时间校准模块读取CMOS电路中记录的第一时间并写入外部存储介质中。[0040]在本发明实施例中,由于电子设备重启时,外部逻辑电路会向逻辑装置200发送信息清除信号来清除CMOS电路101中的时间信息,因此,为了保证电子设备的时间精度要求,在外部逻辑电路发送的信息清除信号生效之前,时间校准模块201需要读取CMOS电路101中记录的第一时间并写入外部存储介质20中。[0041]若电子设备为服务器,当固化到逻辑装置200外部存储器中的BIOS升级完成后,外部逻辑电路会向逻辑装置2〇0发送信息清除信号来清除CMOS电路101的CMOS信息,因此,时间校准模块2〇1需要在BIOS升级完成后且外部逻辑单路发送的信息清除信号生效之前,读取所述CMOS电路101中记录的第一时间并写入外部存储介质20中。[0042]为了进一步确保时间校准的可靠性,当逻辑装置200需要启动时,时间校准模块201读取CMOS电路101中的第一时间,再将第一时间及时间失效标志写入外部存储介质2〇中,时间失效标志可以表示处理器100由于重启(例如,BIOS升级CMOS电路101中的时间被清除,与该时间失效标志对应的第一时间是CMOS电路101中由于BIOS升级被清除的时间。[0043]步骤S1〇2,当逻辑装置启动时,时间校准模块读取外部存储介质中存储的第一时间。[0044]在本发明实施例中,当外部逻辑电路向逻辑装置200发送去使能清除信号使信息清除信号失效后,时间校准模块201读取外部存储介质20中存储的第一时间。[0045]若电子设备为服务器,当外部逻辑电路向逻辑装置200发送去使能清除信号使信息清除信号失效后,逻辑装置200上电,之后BIOS重新启动,当BIOS启动时,时间校准模块201读取外部存储介质20中存储的第一时间。[0046]为了进一步确保时间校准的可靠性,逻辑装置200在读取外部存储介质20中存储的第一时间之前,时间校准模块201还需要检测外部存储介质20中是否存储有时间失效标志,右检测到外部存储介质2〇中存储有时间失效标志,表明外部存储介质20中存储的第一时间是由于BIOS升级被清除的时间,则读取外部存储介质20中存储的第一时间;若检测到外部存储介质20中未存储时间失效标志,表明外部存储介质2〇中未存储第一时间,或者存储的第一时间不是由于BIOS升级被清除的时间,则控制所述逻辑装置200继续启动。[0047]步骤S103,时间校准模块获取与逻辑装置电连接的外部逻辑电路向CMOS电路发送的信息清除信号的信号持续时间,信号持续时间为外部逻辑电路向CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔。[0048]在本发明实施例中,电子设备重启时,外部逻辑电路会向逻辑装置2〇〇发送信息清除信号来清除CMOS电路101中的时间信息,信息清除信号的信号持续时间为一固定值,例如,5〇ns,信号持续时间为外部逻辑电路向CMOS电路101发送的使能清除信号和去使能清除信号之间的时间间隔。[0049]若电子设备为服务器,在固化到逻辑装置200外部存储器中的BIOS升级完成后,夕卜部逻辑电路向CMOS电路101发送使能清除信号使信息清除信号生效以清除CM0S信息、以及在信号持续时间(例如,5〇ns到达后向CMOS电路101发送去使能清除信号使信息清除信号失效,由于信号持续时间内CMOS电路101无法记录时间,故为了保证电子设备的时间精度要求,逻辑装置200需要获取外部逻辑电路向CMOS电路101发送的信息清除信号的信号持续时间。[00S0]需要说明的是,信号持续时间为一确定值,外部逻辑电路会向逻辑装置200发送的信息清除信号本身可以包含信号持续时间T0,例如,50ns。[0051]步骤S104,时间校准模块获取第二时间,其中,第二时间为CMOS电路在接收到去使能清除信号后记录的时间。[0052]在本发明实施例中,当外部逻辑电路向逻辑装置200发送去使能清除信号使信息清除信号失效后,CMOS电路101重新计时,之后逻辑装置200重启,如果此时逻辑装置200断电,则CMOS电路101可以在外部电源30的驱动下计时,也就是说,一旦信息清除信号失效,即使逻辑装置200由于人为或意外断电,CMOS电路101仍然可以在外部电源30的作用下重新计时,即在外部电源30的驱动下CMOS电路101中的时间信息以初始值为基数继续增长。第二时间可以是CMOS电路101在信息清除信号无效至时间回写前之间的差值。[0053]步骤S105,时间校准模块将第一时间、信号持续时间及第二时间之和回写到CMOS电路中。[0054]在本发明实施例中,时间校准模块201获取到第一时间、信号持续时间及第二时间,对第一时间、信号持续时间及第二时间进行求和,并将结果写到CMOS电路101中,校准精度可以达到ns级,这样就能确保最终写入CMOS电路101中的时间为精确的时间信息,实现了电子设备时间信息的高精度高可靠校准。[0055]综上所述,本发明实施例提供的一种时间校准方法、处理器及时间校准系统,所述时间校准方法应用于电子设备的逻辑装置,电子设备还包括外部存储介质,逻辑装置与外部存储介质电连接,逻辑装置内部集成有CMOS电路及时间校准模块,所述方法包括:当逻辑装置需要启动时,时间校准模块读取所述CMOS电路中记录的第一时间并写入外部存储介质中;当逻辑装置启动时,时间校准模块读取外部存储介质中存储的第一时间;时间校准模块获取与逻辑装置电连接的外部逻辑电路向CMOS电路发送的信息清除信号的信号持续时间,信号持续时间为外部逻辑电路向CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔;时间校准模块获取第二时间,其中,第二时间为所述CMOS电路在接收到去使能清除信号后记录的时间;时间校准模块将第一时间、信号持续时间及第二时间之和回写到CMOS电路中。本发明实施例能够在设备重启后自动校准CMOS电路的时间信息,满足电子设备的时间精度要求,具有良好的可靠性。[0056]在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和或流程图中的每个方框、以及框图和或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。[0057]另外,在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。[0058]所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备可以是个人计算机,服务器,或者网络设备等执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器R〇M,Read-〇nlyMemory、随机存取存储器RAM,RandomAccessMemory、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0059]以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。'

权利要求:1.一种时间校准方法,其特征在于,应用于电子设备的逻辑装置,所述电子设备还包括外部存储介质,所述逻辑装置与所述外部存储介质电连接,所述逻辑装置内部集成有CMOS电路及时间校准模块,所述方法包括:当所述逻辑装置需要启动时,所述时间校准模块读取所述CM0S电路中记录的第一时间并写入所述外部存储介质中;当所述逻辑装置启动时,所述时间校准模块读取所述外部存储介质中存储的第一时间;所述时间校准模块获取与所述逻辑装置电连接的外部逻辑电路向所述CMOS电路发送的信息清除信号的信号持续时间,所述信号持续时间为所述外部逻辑电路向所述CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔;所述时间校准模块获取第二时间,其中,所述第二时间为所述^⑽电路在接收到所述去使能清除信号后记录的时间;所述时间校准模块将所述第一时间、信号持续时间及第二时间之和回写到所述CMOS电路中。2.如权利要求1所述的方法,其特征在于,所述当所述逻辑装置需要启动时,所述时间校准模块读取所述CMOS电路中记录的第一时间并写入所述存储介质中的步骤,包括:当所述逻辑装置需要启动时,所述时间校准模块读取所3CM0S电路中的第一时间;将所述第一时间及时间失效标志写入所述外部存储介质;所述当所述逻辑装置启动时,所述时间校准模块读取所述外部存储介质中存储的第一时间的步骤,包括:当所述逻辑装置启动时,所述时间校准模块检测所述外部存储介质中是否存储有时间失效标志;若检测到所述外部存储介质中存储有时间失效标志,则读取所述外部存储介质中存储的第一时间;若检测到所述外部存储介质中未存储时间失效标志,则控制所述逻辑装置继续启动。3.如权利要求1所述的方法,其特征在于,所述电子设备为服务器;所述当所述逻辑装置需要启动时,所述时间校准模块读取所述0^03电路中记录的第一时间并写入所述外部存储介质中的方式,包括:当固化到所述逻辑装置外部存储器中的BI0S升级完成后,所述时间校准模块读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中;所述当所述逻辑装置启动时,所述时间校准模块读取所述外部存储介质中存储的第一时间的方式,包括:当所述BIOS启动时,所述时间校准模±夬读取所述外部存储介质中存储的第一时间。4.一种处理器,其特征在于,应用于电子设备,所述电子设备还包括外部存储介质,所述处理器与所述外部存储介质电连接,所述处理器内部集成有处理器核、内部存储器及CMOS电路,所述处理器核与所述CMOS电路及所述内部存储器均电连接;所述内部存储器用于存储机器可读指令;所述处理器核用于读取所述机器可读指令,以执行:当所述处理器需要启动时,读取所述CM0S电路中记录的第一时间并写入所述外部存储介质中;当所述处理器启动时,读取所述外部存储介质中存储的第一时间;获取与所述处理器电连接的外部逻辑电路向所述CMOS电路发送的信息清除信号的信号持续时间,所述信号持续时间为所述外部逻辑电路向所述CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔;获取第二时间,其中,所述第二时间为所述CMOS电路在接收到所述去使能清除信号后记录的时间;将所述第一时间、信号持续时间及第二时间之和回写到所述CMOS电路中。5.—种时间校准系统,其特征在于,应用于电子设备,所述时间校准系统包括处理器及外部存储介质,所述处理器与所述外部存储介质电连接,所述处理器内部集成有CMOS电路及处理器核;所述处理器核用于当所述处理器需要启动时,读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中;所述外部存储介质用于存储所述处理器核写入的第一时间;所述CMOS电路用于接收与所述处理器电连接的外部逻辑电路发送的信息清除信号后清除CMOS信息,并在接收到所述外部逻辑电路发送的去使能清除信号后重新计时;所述处理器核还用于当所述处理器启动时读取所述外部存储介质中存储的第一时间,再获取所述CMOS电路在接收到所述去使能清除信号后记录的第二时间,并将所述第一时间、信息清除信号的信号持续时间及第二时间之和回写到所述CMOS电路中。6.如权利要求5所述的时间校准系统,其特征在于,所述处理器核还用于当所述处理器需要启动时,读取所述CMOS电路中的第一时间,将所述第一时间及时间失效标志写入所述外部存储介质中;所述处理器核还用于当所述处理器启动时检测所述外部存储介质是否存储有时间失效标志,若检测到所述外部存储介质中存储有时间失效标志,则读取所述外部存储介质中存储的第一时间,若检测到所述外部存储介质中未存储时间失效标志,则控制所述处理器继续启动。7.如权利要求5所述的时间校准系统,其特征在于,所述电子设备为服务器,所述处理器核还用于当固化到所述处理器外部存储器中的BIOS升级完成后读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中,以及当所述BIOS启动时读取所述外部存储介质中存储的第一时间。8.如权利要求5所述的时间校准系统,其特征在于,所述时间校准系统还包括外部电源,所述外部电源与所述CMOS电路电连接,所述外部电源用于在所述处理器断电时为所述CMOS电路供电,以驱动所述CMOS电路在接收到所述去使能清除信号后开始计时。9.如权利要求8所述的时间校准系统,其特征在于,所述外部电源为电池。

百度查询: 新华三技术有限公司 时间校准方法、处理器及时间校准系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。