申请/专利权人：广州金升阳科技有限公司;深圳南云微电子有限公司

申请日：2018-09-30

公开（公告）日：2021-06-08

公开（公告）号：CN109444524B

主分类号：G01R19/25(20060101)

分类号：G01R19/25(20060101);H02M3/335(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.06.08#授权;2019.04.02#实质审查的生效;2019.03.08#公开

摘要：本发明适用于反激变换器，特别适用于准谐振工作模式或断续工作模式下的变压器原边谐振波谷采样电路，当原边绕组的谐振电压在输入电压Vin上下谐振时，通过钳位电路得到与谐振电压和输入电压Vin差值相关的采样电流，该采样电流通过电流电电压转换电路，得到一定电压域的采样电压，采样电压再经过电压域转换电路，输出波谷采样信号，且波谷采样信号与谐振信号同相，即谐振波谷时波谷采样信号为低电平，谐振波峰时波谷采样信号为高电平。采样该技术方案结构简单，可以完成原边绕组的谐振波谷采样，降低变换器导通损耗，降低电磁干扰的能量，减小变换器体积和分立器件的使用，降低成本。

主权项：1.一种原边绕组谐振波谷采样电路，应用于反激变换器，其特征在于：包括反馈电阻RFB、钳位电路101、电流电压转换电路102和电压域转换电路103；反馈电阻RFB一端用于连接反激变换器的原边主功率开关管N-MOS的漏极DRN节点；钳位电路101第一输入端用于与反激变换器的输入端Vin相连，钳位电路101第二输入端和反馈电阻RFB另一端相连构成反馈节点FB，钳位电路101输出端和电流电压转换电路102相连构成采样电压VI输出节点，采样电压VI输出节点还连接电压域转换电路103的输入端，电压域转换电路103的输出端用于输出波谷采样信号；钳位电路101用于将其两个输入端输入电压的差值转换为采样电流Ifb，并将采样电流Ifb输入给电流电压转换电路102；电流电压转换电路102将采样电流Ifb转换为采样电压VI，并将采样电压VI输出给电压域转换电路103；电压域转换电路103用于完成采样电压VI电压域到波谷采样信号Valley电压域的转换并通过其输出端输出波谷采样信号；其中采样电压VI为模拟电压信号，电压域最大值小于反激变换器控制芯片电源电压VCC；波谷采样信号Valley为数字逻辑信号，电压域为0～VCC。

全文数据：一种原边绕组谐振波谷采样电路及采样方法技术领域本发明涉及开关电源技术领域，特别适用于准连续工作模式下的变压器原边绕组谐振波谷采样电路及采样方法。背景技术现在，反激拓扑在开关电源中应用的极为广泛，尤其是5～150W的低成本电源，这得益于反激拓扑结构简单，所需器件少。并且反激变压器有着变压器和电感的双重功能，使得反激变换器可以省去输出滤波电感，这一点可以减小变换器体积，降低成本。如图1所示电路为反激变换器的主功率拓扑，Vin为反激变换器的输入电压，Cin为输入电容，N-MOS为主功率开关管，Q为主功率开关管N-MOS的栅极驱动信号，T为变压器，变压器匝比为n，N-MOS的漏极和变压器原边绕组相连构成DRN节点，D为整流二极管，Co为输出电容，RL为负载电阻，Vo为输出电压。其基本的工作原理是：主功率开关管N-MOS导通时，变压器原边绕组电感激磁，存储能量，负载电流仅由输出电容Co提供；主功率开关管N-MOS截止时，变压器将原边绕组存储的能量传送到副边的负载RL和输出电容Co，以补偿电容Co单独提供负载电流时消耗的能量，实现稳压输出。若反激变换器工作在DCM模式DiscontinuousConductionMode，非连续导通模式，在变压器副边绕组电感电流过0到开关管N-MOS导通的时间段，原边绕组电感会与原边绕组等效谐振电容谐振，原边绕组等效谐振电容包括主功率开关管N-MOS的源漏寄生电容、变压器原边寄生电容和变压器副边折射电容，主功率开关管N-MOS的漏极DRN节点电压即为谐振电压。根据谐振的特点，原边主功率开关管N-MOS的漏极DRN节点的谐振电压波形为周期不变的减幅振荡，振荡中心值等于输入电压Vin。波谷采样电路就是采样此DRN节点谐振波谷的电路，在得到谐振波谷信号后，控制主功率开关管N-MOS导通，此时主功率开关管N-MOS的源漏电压小，可以大大减小主功率开关管N-MOS的导通损耗，同时又能减小电磁干扰的能量。在现有的波谷采样技术中，一般是检测辅助绕组电压波形来得到波谷信号，如图2所示。Np是变压器原边绕组，Naux是变压器辅助绕组，R1、R2为分压电阻，在谐振时，Vaux为与原边主功率开关管N-MOS漏极DRN节点同频率的减幅振荡，但Vaux的振荡中心值为共同的参考地电位，认为Vaux过0的时刻即为谐振波谷。但此技术方案需要有辅助绕组，这会增加变压器的体积，增加成本。而且对于小体积无辅助绕组的变换器，如需要在变压器原边绕组完成波谷采样，此技术方案将无法达到此要求。发明内容有鉴于现有技术原边绕组波谷采样的困难，本发明要解决的技术问题之一是提供一种变压器原边绕组采样谐振波谷电压的电路，对应地，本发明还提供一种变压器原边绕组采样谐振波谷电压的方法，使得使用本发明技术方案可以完成原边绕组波谷采样的同时，对于变压器体积的减小和变换器成本的降低都有显著的提升，并且有助于降低开关管的导通损耗，同时又能减小电磁干扰的能量。本发明解决上述第一个技术问题的技术方案如下：一种原边绕组谐振波谷采样电路，应用于反激变换器，其特征在于：包括反馈电阻RFB、钳位电路101、电流电压转换电路102和电压域转换电路103；反馈电阻RFB一端用于连接反激变换器的原边主功率开关管N-MOS的漏极DRN节点；钳位电路101第一输入端用于与反激变换器的输入端Vin相连，钳位电路101第二输入端和反馈电阻RFB另一端相连构成反馈节点FB，钳位电路101输出端和电流电压转换电路102相连构成采样电压VI输出节点，采样电压VI输出节点还连接电压域转换电路103的输入端，电压域转换电路103的输出端用于输出波谷采样信号；钳位电路101用于将其两个输入端输入电压的差值转换为采样电流Ifb并通过其输出端输出；电流电压转换电路102用于将输入的采样电流Ifb转换为采样电压VI并输出给电压域转换电路103；电压域转换电路103用于完成采样电压VI电压域到波谷采样信号Valley电压域的转换并通过其输出端输出波谷采样信号，其中采样电压VI为模拟电压信号，电压域有限，最大值小于反激变换器控制芯片电源电压VCCVCC为数字逻辑信号的高电平电压，波谷采样信号Valley为数字逻辑信号，电压域为0～VCC。作为钳位电路101的一种具体的实施方式，包括PMOS管PM1、PM2和PM3，以及NMOS管NM1和NM2；PMOS管PM1的源极为钳位电路101的第一输入端，栅极和漏极与PMOS管PM2的栅极、PMOS管PM3的栅极和NMOS管NM1的漏极连接；PMOS管PM2的源极为钳位电路101的第二输入端，漏极与NMOS管NM1的栅极、NMOS管NM2的栅极和漏极连接；PMOS管PM3的源极与反馈节点FB和PMOS管PM2的源极连接，栅极与PMOS管PM2的栅极、PMOS管PM1的栅极和PMOS管PM1的漏极相连，漏极为钳位电路101的输出端；NMOS管NM1和NMOS管NM2的源极与参考地连接。作为电流电压转换电路102的一种具体的实施方式，包括NMOS管N102，钳位电路101输出的采样电流Ifb流入NMOS管N102的漏极，并且NMOS管N102的栅极和漏极相连形成采样电压VI输出节点，NMOS管N102的源极接至公共的参考地端。作为电压域转换电路103的一种具体的实施方式，包括NMOS管N1、N2和N3，PMOS管P1和P2，偏置电流源IB，施密特触发器201，反相器202和203；偏置电流源IB一端与电源电压VCC相连，电源电压VCC是各个模块电路的供电电源，电流源IB流入NMOS管N1的漏极，NMOS管N1的漏极还与NMOS管N1的栅极和NMOS管N2的栅极相连，NMOS管N1和NMOS管N2的源极都与参考地相连；NMOS管N2的漏极与PMOS管P1的漏极相连，PMOS管P1的漏极还与PMOS管P1的栅极和PMOS管P2的栅极相连，PMOS管P1和PMOS管P2的源极都与电源电压VCC相连；PMOS管P2的漏极与NMOS管N3的漏极和施密特触发器201的输入端相连，NMOS管N3的源极和参考地相连，NMOS管N3的栅极为电压域转换电路103的输入端，与采样电压VI输出节点相连；施密特触发器201的供电端与电源电压VCC相连，施密特触发器201的接地端和参考地相连，施密特触发器201的输出摆幅为0～VCC；施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出为电压域转换电路103的输出端；反相器202和反相器203都是电源电压VCC供电。优选地，所述电流电压转换电路102的NMOS管N102和电压域转换电路103的NMOS管N1、NMOS管N2以及NMOS管N3应该选择相同类型且宽长比相等的晶体管，则N1、N2和N3的工艺偏差、温度系数与阈值电压相同，可以提高设计的准确性，简化设计过程。作为电压域转换电路103的另一种具体的实施方式，包括三极管T1、T2和T3，PMOS管P1和P2，偏置电流源IB，施密特触发器201，反相器202和203；偏置电流源IB一端与电源电压VCC相连，电源电压VCC是各个模块电路的供电电源，电流源IB流入三极管T1的集电极，三极管T1的集电极还与三极管T1的基极和三极管T2的基极相连，三极管T1和三极管T2的发射极都与参考地相连；三极管T2的集电极与PMOS管P1的漏极相连，PMOS管P1的漏极还与PMOS管P1的栅极和PMOS管P2的栅极相连，PMOS管P1和PMOS管P2的源极都与电源电压VCC相连；PMOS管P2的漏极与三极管T3的集电极和施密特触发器201的输入端相连，三极管T3的发射极和参考地相连，三极管T3的基极为电压域转换电路103的输入端，与采样电压VI输出节点相连；施密特触发器201的供电端与电源电压VCC相连，施密特触发器201的接地端和参考地相连，施密特触发器201的输出摆幅为0～VCC；施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出为电压域转换电路103的输出端；反相器202和反相器203都是电源电压VCC供电。可选地，所述采样电压VI的最大值为1～3V，本发明采样电压VI的最大值取2V。以上为原边绕组谐振波谷采样电路，具体的工作原理和相关分析在下文具体实施方式部分详细描述。对应地，本发明解决上述第二个技术问题的技术方案如下：一种原边绕组谐振波谷采样方法，用于反激变换器，包括如下步骤：1采集原边主功率开关管N-MOS的漏极DRN节点的电压，并将获得的电压信号转换为采样电流；2根据采样电流的大小，将其转换为一定电压范围的采样电压；3将采样电压转换为与数字逻辑信号同电压域的波谷采样信号；其特征在于：采样电流与DRN节点电压的关系是，在谐振波峰阶段，采样电流Ifb与谐振电压所成函数关系为：Ifb＝k·VVin-VDRN，其中k为常数，k值可以通过钳位电路101和电流电压转换电路102的电路参数设置，VVin、VDRN分别表示Vin、DRN节点的电压；在谐振波谷阶段，采样电流为0。可选地，所述采样电压的最大值范围为1V～3V，本发明采样电压的最大值选为2V。将本发明的有益效果总结如下：1、本技术方案在变压器原边完成谐振波谷采样，使得变压器可以省去辅助绕组，减小变压器体积。2、本技术方案可将谐振波谷采样电路集成，减少了分立器件的使用，简化电路，降低变换器成本。3、本技术方案完成谐振波谷采样，可以控制原边功率管在谐振波谷关断，减小功率管的关断损耗，降低电磁干扰的能量。附图说明图1为反激变换器主功率拓扑图；图2为反激变换器辅助绕组波谷采样电路示意图；图3为本发明原边绕组谐振波谷采样电路的原理框图；图4为本发明波谷采样电路的部分信号波形时序图；图5为第一实施例钳位电路101具体电路图；图6为第一实施例电流电压转换电路102具体电路图；图7为第一实施例电压域转换电路103具体电路图；图8为本发明第二实施例电压域转换电路103具体电路图。具体实施方式图3为本发明原边绕组谐振波谷采样电路的原理框图100，应用于图1中的反激变换器，100展示的框图包括：反馈电阻RFB、钳位电路101、电流电压转换电路102和电压域转换电路103；反馈电阻RFB一端用于连接反激变换器的原边主功率开关管N-MOS的漏极DRN节点；钳位电路101第一输入端用于与反激变换器的输入端Vin相连，钳位电路101第二输入端和反馈电阻RFB另一端相连构成反馈节点FB，钳位电路101输出端和电流电压转换电路102相连构成采样电压VI输出节点下文直接简称为VI节点或节点VI，节点VI还连接电压域转换电路103的输入端，电压域转换电路103的输出端用于输出波谷采样信号；本申请的发明构思为，在无辅助绕组的情况下要完成谐振波谷采样，则必须采样变压器原边绕组与谐振有关的信号，于是发明人选择原边的DRN节点信号作为参考，来输出波谷采样信号。进一步地，考虑到DRN节点的波形特点是以电源输入电压Vin为中心值的减幅振荡，则认为DRN节点谐振至电源输入电压Vin以下时即为谐振波谷，通过比较DRN节点电压和Vin的大小可以得到谐振波谷信号，但DRN节点电压和Vin的电压较高，无法通过直接比较大小获得谐振波谷信号。所以本发明先通过钳位电路获得正比于DRN节点电压和Vin差值的电流，在将此电流转换为谐振波谷信号，使得本发明可以完成变压器无辅助绕组的原边谐振波谷采样，同时又减少了分立器件的使用，节约成本，并且变换器原边功率管在谐振波谷关断，能减小功率管的关断损耗，降低电磁干扰的能量。上述发明构思可总结为：1获得采样电流，根据原边谐振特点，所得采样电流与谐振波峰和波谷相关，在谐振波峰阶段，采样电流与谐振电压成函数关系；在谐振波谷阶段，采样电流为0；2获得采样电压，根据采样电流的大小，将其转换为一定电压范围的采样电压；3获得波谷采样信号，采样电压的电压域较小，将其转换为与数字逻辑信号同电压域的波谷采样信号；4其中，采样电压的最大值可以通过采样电流的大小和电流电压转换电路的参数来设置。下面根据谐振的波形特点和图4所示的时序波形来说明图3所示电路完成波谷采样的过程。由背景技术的说明可知，DRN节点电压的谐振波形是以为中心的不变频减幅振荡，由反激变换器的特点可知，DRN节点电压谐振时的起振点在波峰处，如图4所示的DRN节点电压波形。在DRN节点的电压大于Vin时，钳位电路101工作，将FB节点的电压钳位至与Vin相等，则DRN节点电压与Vin的电压差值和流过电阻RFB的电流IFB成正比。钳位电路101将IFB以一定的比例镜像Ifb，使得Ifb正比于DRN节点电压与Vin的电压差值。Ifb经过电流电压转换电路102，得到的与Ifb有关的电压VI。VI经过电压域转换电路103，使得VI的电压可以达到电源电压VCC，即在DRN节点电压大于Vin时，波谷采样信号Valley输出为高电平。在DRN的电压小于Vin时，即DRN节点电压谐振到Vin以下，为谐振的波谷阶段，钳位电路101截止，FB节点的电压不再钳位与Vin相等，此时FB节点与DRN节点电压相等，RFB不会有电流，则Ifb为0。Ifb为0，经过电流电压转换电路102，VI为0。VI为0，经过电压域转换电路103，波谷采样信号Valley输出为低电平，如图4所示的VI和Valley的时序波形。综上所述，将100电路完成波谷采样的方法总如下：1谐振波峰阶段，即DRN节点电压在Vin之上谐振，Ifb电流正比于DRN节点电压与Vin的电压差值，102将Ifb转换为一定电压的VI，103的波谷采样信号Valley输出为高电平；2谐振波谷阶段，即DRN节点电压在Vin之下谐振，Ifb电流为0，102将Ifb转换的电压VI为0，103的波谷采样信号Valley输出为低电平。最终，100输出的波谷采样信号Valley是与DRN节点电压的谐振波形同相的方波信号，Valley为低电平时对应DRN节点电压的谐振波谷，如图4所示的DRN节点电压和Valley波形。下面将结合附图以及具体实施例来详细说明本发明，在此以本发明的示意性实施例以及说明来解释本发明，但并不作为对本发明的限定。第一实施例第一实施例由图5钳位电路101具体电路图、图6为电流电压转换电路102具体电路图，以及图7电压域转换电路103具体电路图实现。下面根据图5的101模块电路、图6的102模块电路和图7的103模块电路，给出波谷采样过程的电路分析和理论计算。如图5所示的101模块电路，包括PMOS管PM1、PM2、PM3，NMOS管NM1、NM2。PM1的源极与输入电压Vin连接，栅极和漏极与PM2的栅极、PM3的栅极、NM1的漏极连接；PM2的源极与FB和PM3的源极连接，漏极与NM1的栅极、NM2的栅极和漏极连接；PM3的源极与FB和PM2的源极连接，栅极与PM2的栅极、PM1的栅极、PM1的漏极相连，漏极输出电流Ifb；NM1和NM2的源极与参考地连接。所有的PMOS和NMOS的背栅都与各自的源极连接。为了方便描述电路原理，NM1和NM的宽长比相同，PM1、PM2和PM3的宽长比相同，NM1和NM2构成了公知的电流镜结构，因此由公知的电流镜工作原理可得，当NM1和NM2工作在饱和区时，如果忽略沟道长度调制效应，漏极电流是相等的，即IDN1＝IDN2，其中IDN1表示NM1漏极到源极的电流，IDN2表示NM2漏极到源极的电流。又因为PM1与NM1，PM2与NM2的沟道分别串联，所以PM1与NM1，PM2与NM2的漏极电流分别相等。综上所述，在所有MOS管都工作在饱和区时，有IDP1＝IDN1＝IDN2＝IDP2，IDP1和IDP2分别是PM1和PM2的漏极电流。由公知的PMOS管饱和区漏极电流公式其中IDSP表示PMOS的源漏电流，μp表示空穴的迁移率，Cox表示单位面积的栅氧化层电容，表示PMOS的宽长比，VGSP表示PMOS的栅源电压，Vthp表示PMOS的阈值电压。综上所述，PM1、PM2和PM3的宽长比相同，器件类型相同，即，Vthp1＝Vthp2＝Vthp3，其中分别表示PM1、PM2和PM3的宽长比，Vthp1、Vthp2、Vthp3表示PM1、PM2和PM3的阈值电压。再综合IDP1＝IDP2和式2，有下列关系式：其中VGSP1、VGSP2分别表示PM1、PM2的栅源电压。前文所述Vthp1＝Vthp2＝Vthp3，再有式3可以得到：VGSP1＝VGSP23PM1、PM2和PM3的栅极相连，所以PM1、PM2和PM3的栅极电压相等，根据式3，PM1和PM2或PM3的源极电压相等，即Vin的电压和FB的电压相等，并且PM1、PM2和PM3的电流相等。至此已经说明了钳位电路101完成Vin和FB钳位的原理，并且有PM1、PM2和PM3的电流相等，流过PM3的电流为Ifb，则IFB＝2Ifb，有式4：式4中VVin、VDRN分别表示Vin、DRN的电压，可以得到式5，Ifb正比于Vin和DRN的电压差值：综上给出的101电路工作原理，在谐振波峰阶段，101将FB钳位至与Vin相等，输出电流Ifb正比于Vin和DRN的电压差值；在谐振波谷阶段，101电路截止，输出电流Ifb为0。如图6所示的102模块电路，包括NMOS管N102。N102的栅极和漏极相连构成VI节点，Ifb流入VI节点，N102的背栅和源极接参考地。N102构成了二极管连接，可用于将Ifb电流转换为电压VI，由图6的连接关系有：VDS102＝VGS102＝VI6其中VDS102表示N102的源漏电压，VGS102表示N102的栅源电压，所以N102工作在饱和区，根据公知的NMOS饱和电流公式有：其中IDSN表示NMOS的源漏电流，μn表示电子的迁移率，Cox表示单位面积的栅氧化层电容，表示NMOS的宽长比，VGSN表示NMOS的栅源电压，Vthn表示NMOS的阈值电压。流过N102的电流为Ifb，式6代入式7则有：其中表示N102的宽长比，Vth102表示N102的阈值电压。由式8可以得到电流电压转换电路102的输出电压VI和输入电流Ifb的表达式，如式9所示：从式9中可以看出，改变Ifb和N102的宽长比就可以改变VI的最大值，可以将VI最大值设为1～3V，本发明将VI最大值设为2V左右，则VI的电压域为0～2V。综上给出的102电路工作原理，在谐振波峰阶段，102将电流Ifb转换为电压VI；在谐振波谷阶段，电流Ifb为0，102输出VI为0，如图4所示的VI波形。如图7所示，给出了电压域转换电路103的具体电路，包括了NMOS管N1、N2和N3；PMOS管P1和P2；偏置电流源IB；施密特触发器201；反相器202和203。偏置电流源IB一端与电源电压VCC相连，VCC是各个模块电路的供电电源，电流源IB流入N1的漏极，N1的漏极还与N1的栅极和N2的栅极相连，N1和N2的源极都与参考地相连，N1和N2构成电流镜像，镜像比例为k1。N2的漏极与P1的漏极相连，P1的漏极还与P1的栅极和P2的栅极相连，P1和P2的源极都与VCC相连，P1和P2构成电流镜像，镜像比例为k2。P2的漏极与N3的漏极和施密特触发器201的输入端相连构成Va节点，N3的源极和参考地相连，N3的栅极和图3所示的VI节点相连构成103的输入。施密特触发器201与VCC和参考地相连，201的输出摆幅为0～VCC。施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出Valley即为103的输出。反相器202和反相器203都是VCC供电，图7中未标示出。所有的PMOS和NMOS的背栅都与各自的源极连接。由之前的分析可知，VI的电压域为0～VImaxVI最大值，其VImax可以通过图6的Ifb和N102的宽长比来设置，本发明将VImax设为2V，则VI的电压域为0～2V。由图7所示电路，IB、N1、N2、N3、P1和P2构成了恒流源负载的共源放大电路，VI为输入，Va为输出，本实施例中利用此电路的大信号特性来完成VI至Va电压域的转换。由图7的电路连接关系，在谐振的波峰阶段，VI电压较高，N3管导通，此时P2管为恒流源，忽略P2管的沟道长度调制效应，电流大小为k1·k2·IB，N3管工作在线性区，根据公知的NMOS线性区电流公式有：其中IDS表示NMOS的源漏电流，μn表示电子的迁移率，Cox表示单位面积的栅氧化层电容，表示NMOS的宽长比，Vth表示NMOS的阈值电压。根据N3管的连接关系，又由式10可以得到：即：其中表示N3的宽长比，Vth3表示N3的阈值电压。由式12可知，Va与VI成反比，在VI为最大值时，Va为最小值，且Va的最小值Vamin可以通过k1、k2、IB和N3管的宽长比来调节。在谐振的波谷阶段，VI电压为0，N3管截止，Va输出电压为VCC电压。综上，VI的电压域为0～VImax，转换成Va的电压域为Vamin～VCC，Vamin与VI的关系由式13确定，设置Vamin的范围为0～1V。Va的电压域为Vamin～VCC，要转换成0～VCC的电压域，施密特触发器201可完成此功能，只需201的下限阈值大于Vamin范围内的最大值，即在Vamin的范围为0～1V时，201的下限阈值大于1V即可。201之后连接反相器202和203，用于波形的整形，最终输出的波谷采样信号Valley是与VI同相的方波信号，即与波谷采样信号Valley是与DRN谐振同相的方波信号，在DRN谐振波峰阶段对应Valley的高电平，DRN谐振波谷阶段对应Valley的低电平，完成原边绕组波谷采样的功能，其信号时序波形如图4所示。优选地，图6中的N102和图7中的N1、N2、N3应该选用类型相同，宽长比一致的晶体管，则Vth102与Vth3相等，联立式9和式12，有：由式13可知，计算Vamin时，可以不考虑VI的设计，只要求VImax在工艺偏差下都大于Vth3Vth102即可。第二实施例图8所示实施例2的电压域转换电路103的电路原理图。与第一实施例的图7所示电压域转换电路103电路原理图不同之处在于，图7的NMOS管N1、N2和N3在图8中分别替换为三极管T1、T2和T3。三极管T1的集电极和偏置电流源IB的一端相连，IB的电流流向T1，T1的集电极还与T1的基极、T2的基极相连，T1的发射极和参考地相连。T2的集电极与P1的漏极、P1的栅极、P2的栅极相连，T2的发射极和参考地相连，T1和T2构成电流镜像，镜像比例为k1。T3的集电极和P2的漏极、施密特触发器201的输入相连构成Va节点，T3的基极和图3所示的VI节点相连构成103的输入，T3的发射极和参考地相连。第二实施例的具体电路原理及有益效果与第一实施例相同，这里不再赘述。以上所述是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，做出的若干改进和润饰也应视为本发明的保护范围。

权利要求：1.一种原边绕组谐振波谷采样电路，应用于反激变换器，其特征在于：包括反馈电阻RFB、钳位电路101、电流电压转换电路102和电压域转换电路103；反馈电阻RFB一端用于连接反激变换器的原边主功率开关管N-MOS的漏极DRN节点；钳位电路101第一输入端用于与反激变换器的输入端Vin相连，钳位电路101第二输入端和反馈电阻RFB另一端相连构成反馈节点FB，钳位电路101输出端和电流电压转换电路102相连构成采样电压VI输出节点，采样电压VI输出节点还连接电压域转换电路103的输入端，电压域转换电路103的输出端用于输出波谷采样信号；钳位电路101用于将其两个输入端输入电压的差值转换为采样电流Ifb，并将采样电流Ifb输入给电流电压转换电路102；电流电压转换电路102将采样电流Ifb转换为采样电压VI，并将采样电压VI输出给电压域转换电路103；电压域转换电路103用于完成采样电压VI电压域到波谷采样信号Valley电压域的转换并通过其输出端输出波谷采样信号；其中采样电压VI为模拟电压信号，电压域最大值小于反激变换器控制芯片电源电压VCC；波谷采样信号Valley为数字逻辑信号，电压域为0～VCC。2.根据权利要求1所述的原边绕组谐振波谷采样电路，其特征在于：钳位电路101包括PMOS管PM1、PM2和PM3，以及NMOS管NM1和NM2；PMOS管PM1的源极为钳位电路101的第一输入端，栅极和漏极与PMOS管PM2的栅极、PMOS管PM3的栅极和NMOS管NM1的漏极连接；PMOS管PM2的源极为钳位电路101的第二输入端，漏极与NMOS管NM1的栅极、NMOS管NM2的栅极和漏极连接；PMOS管PM3的源极与反馈节点FB和PMOS管PM2的源极连接，栅极与PMOS管PM2的栅极、PMOS管PM1的栅极和PMOS管PM1的漏极相连，漏极为钳位电路101的输出端；NMOS管NM1和NMOS管NM2的源极与参考地连接。3.根据权利要求1所述的原边绕组谐振波谷采样电路，其特征在于：电流电压转换电路102包括NMOS管N102，钳位电路101输出的采样电流Ifb流入NMOS管N102的漏极，并且NMOS管N102的栅极和漏极相连形成采样电压VI输出节点，NMOS管N102的源极接至公共的参考地端。4.根据权利要求1所述的原边绕组谐振波谷采样电路，其特征在于：电压域转换电路103包括NMOS管N1、N2和N3，PMOS管P1和P2，偏置电流源IB，施密特触发器201，反相器202和203；偏置电流源IB一端与电源电压VCC相连，电源电压VCC是各个模块电路的供电电源，电流源IB流入NMOS管N1的漏极，NMOS管N1的漏极还与NMOS管N1的栅极和NMOS管N2的栅极相连，NMOS管N1和NMOS管N2的源极都与参考地相连；NMOS管N2的漏极与PMOS管P1的漏极相连，PMOS管P1的漏极还与PMOS管P1的栅极和PMOS管P2的栅极相连，PMOS管P1和PMOS管P2的源极都与电源电压VCC相连；PMOS管P2的漏极与NMOS管N3的漏极和施密特触发器201的输入端相连，NMOS管N3的源极和参考地相连，NMOS管N3的栅极为电压域转换电路103的输入端，与采样电压VI输出节点相连；施密特触发器201的供电端与电源电压VCC相连，施密特触发器201的接地端和参考地相连，施密特触发器201的输出摆幅为0～VCC；施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出为电压域转换电路103的输出端；反相器202和反相器203都是电源电压VCC供电。5.根据权利要求1所述的原边绕组谐振波谷采样电路，其特征在于：电流电压转换电路102包括NMOS管N102，钳位电路101输出的采样电流Ifb流入NMOS管N102的漏极，并且NMOS管N102的栅极和漏极相连形成采样电压VI输出节，NMOS管N102的源极接至公共的参考地端；电压域转换电路103包括NMOS管N1、N2和N3，PMOS管P1和P2，偏置电流源IB，施密特触发器201，反相器202和203；偏置电流源IB一端与电源电压VCC相连，电源电压VCC是各个模块电路的供电电源，电流源IB流入NMOS管N1的漏极，NMOS管N1的漏极还与NMOS管N1的栅极和NMOS管N2的栅极相连，NMOS管N1和NMOS管N2的源极都与参考地相连；NMOS管N2的漏极与PMOS管P1的漏极相连，PMOS管P1的漏极还与PMOS管P1的栅极和PMOS管P2的栅极相连，PMOS管P1和PMOS管P2的源极都与电源电压VCC相连；PMOS管P2的漏极与NMOS管N3的漏极和施密特触发器201的输入端相连，NMOS管N3的源极和参考地相连，NMOS管N3的栅极为电压域转换电路103的输入端，与采样电压VI输出节点相连；施密特触发器201的供电端与电源电压VCC相连，施密特触发器201的接地端和参考地相连，施密特触发器201的输出摆幅为0～VCC；施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出为电压域转换电路103的输出端；反相器202和反相器203都是电源电压VCC供电。6.根据权利要求5所述的原边绕组谐振波谷采样电路，其特征在于：所述电流电压转换电路102的NMOS管N102和电压域转换电路103的NMOS管N1、NMOS管N2，以及NMOS管N3选择相同类型且宽长比相等的晶体管。7.根据权利要求1所述的原边绕组谐振波谷采样电路，其特征在于：电压域转换电路103包括三极管T1、T2和T3，PMOS管P1和P2，偏置电流源IB，施密特触发器201，反相器202和203；偏置电流源IB一端与电源电压VCC相连，电源电压VCC是各个模块电路的供电电源，电流源IB流入三极管T1的集电极，三极管T1的集电极还与三极管T1的基极和三极管T2的基极相连，三极管T1和三极管T2的发射极都与参考地相连；三极管T2的集电极与PMOS管P1的漏极相连，PMOS管P1的漏极还与PMOS管P1的栅极和PMOS管P2的栅极相连，PMOS管P1和PMOS管P2的源极都与电源电压VCC相连；PMOS管P2的漏极与三极管T3的集电极和施密特触发器201的输入端相连，三极管T3的发射极和参考地相连，三极管T3的基极为电压域转换电路103的输入端，与采样电压VI输出节点相连；施密特触发器201的供电端与电源电压VCC相连，施密特触发器201的接地端和参考地相连，施密特触发器201的输出摆幅为0～VCC；施密特触发器201的输出和反相器202的输入相连，反相器202的输出和反相器203的输入相连，反相器203的输出为电压域转换电路103的输出端；反相器202和反相器203都是电源电压VCC供电。8.根据权利要求1至7任一项所述的原边绕组谐振波谷采样电路，其特征在于：所述采样电压VI的最大值为1～3V。9.根据权利要求1至7任一项所述的原边绕组谐振波谷采样电路，其特征在于：所述采样电压VI的最大值取2V。10.一种原边绕组谐振波谷采样方法，用于反激变换器，包括如下步骤：1采集原边主功率开关管N-MOS的漏极DRN节点的电压，并将获得的电压信号转换为采样电流；2根据采样电流的大小，将其转换为一定电压范围的采样电压；3将采样电压转换为与数字逻辑信号同电压域的波谷采样信号；其特征在于：采样电流与DRN节点电压的关系是，在谐振波峰阶段，采样电流Ifb与谐振电压所成函数关系为：Ifb＝k·VVin-VDRN，其中k为常数，VVin、VDRN分别表示Vin、DRN节点的电压；在谐振波谷阶段，采样电流为0。11.根据权利要求10所述的原边绕组谐振波谷采样方法，其特征在于：所述采样电压的最大值范围为1V～3V。12.根据权利要求10所述的原边绕组谐振波谷采样方法，其特征在于：所述采样电压的最大值选为2V。

百度查询： 广州金升阳科技有限公司;深圳南云微电子有限公司 一种原边绕组谐振波谷采样电路及采样方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD