申请/专利权人：上海华力集成电路制造有限公司

申请日：2021-03-15

公开（公告）日：2021-07-16

公开（公告）号：CN113130341A

主分类号：H01L21/66(20060101)

分类号：H01L21/66(20060101)

优先权：

专利状态码：有效-授权

法律状态：2024.01.19#授权;2021.08.03#实质审查的生效;2021.07.16#公开

摘要：本发明涉及WAT测试结构，涉及半导体集成电路测试技术，包括多个金属栅，每一金属栅的两端上形成有接触孔，接触孔还连接金属互联线，并金属互联线将多个金属栅串联起来，其中金属栅的至少一侧形成有金属层，金属层与与其相邻的金属栅之间间隔一间距，并位于其中一金属栅的至少一侧的金属层的尺寸小于位于另一金属栅的至少一侧的金属层的尺寸，以在多晶硅栅去除制程过程中所可能发生的“去除过多”以及“去除不完全”做到完全监控，而检测出金属栅形成是否良好，并且可以做到出货前每一片晶圆都检查，使出货给客户的晶圆更安全，提高产品可靠率。

主权项：1.一种WAT测试版图，其特征在于，包括：多个金属栅形成区域，用于形成金属栅，每个金属栅形成区域的两端包括接触孔形成区域，用于形成接触孔；多个互连金属线形成区域，用于形成互连金属线，并互连金属线形成区域的两端分别覆盖相邻两个金属栅形成区域端部的接触孔形成区域，以使多个金属栅形成区域通过互连金属线形成区域串联起来，串联的金属栅形成区域的一端通过一金属栅形成区域连接第一测试端形成区域，另一端通过一金属栅形成区域连接第二测试端形成区域，并每一所述金属栅形成区域的至少一侧包括金属形成区域，金属形成区域与与其相邻的金属栅形成区域之间间隔一间距，并位于其中一金属栅形成区域的至少一侧的金属形成区域的尺寸小于位于另一金属栅形成区域的至少一侧的金属形成区域的尺寸。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 WAT测试版图、测试结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD