买专利,只认龙图腾
首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明授权】封装结构_欣兴电子股份有限公司_201810201931.6 

申请/专利权人:欣兴电子股份有限公司

申请日:2018-03-12

公开(公告)日:2021-07-16

公开(公告)号:CN110265384B

主分类号:H01L25/065(20060101)

分类号:H01L25/065(20060101);H01L23/498(20060101)

优先权:

专利状态码:有效-授权

法律状态:2021.07.16#授权;2019.10.22#实质审查的生效;2019.09.20#公开

摘要:本发明公开了一种封装结构,包含第一基板、第二基板、多个芯片、多个第一导电件以及多个第二导电件。第一基板具有凹陷区域,第二基板设置于凹陷区域内且凸出于第一基板。芯片设置于第一基板与第二基板上,使得第二基板位于第一基板与芯片之间。第一导电件位于芯片与第一基板之间,且芯片经由第一导电件电性连接第一基板。第二导电件位于多个芯片与第二基板之间,且芯片经由第二导电件电性连接第二基板。因此可达到在相同封装结构面积及体积下,增加芯片通过第二基板的信号传递空间的目的,并同时缩短线路长度以增进传输效率。

主权项:1.一种封装结构,其特征在于,包含:第一基板;多个芯片,设置于所述第一基板上,所述多个芯片彼此相邻且共同具有凹陷区域;第二基板,设置于所述凹陷区域内,且电性连接所述多个芯片,其中所述第二基板背对所述凹陷区域的表面与所述多个芯片背对所述第一基板的表面齐平;以及多个第一导电件,位于所述多个芯片与所述第一基板之间,且所述多个芯片经由所述多个第一导电件电性连接所述第一基板。

全文数据:封装结构技术领域本发明是有关于一种封装结构,尤其是有关增加芯片信号传递空间的封装结构。背景技术在现今封装工艺中,为了提供更高密度的芯片间接点数,已有许多方法被提出。例如,安插硅中介层Siliconinterposer于芯片与基板之间,并利用硅穿孔技术电性连接。然而硅中介层的体积与厚度较大,也产生了高成本与复杂工艺等问题。嵌入式多芯片互连桥接技术embeddedmulti-dieinterconnectbridge,EMIB,利用内埋芯片做为桥接结构,然而在利用覆晶工艺连接芯片时,导电接点的密度仍会因为其基板为平坦表面而受到限制,而无法对接点密度有更大幅度的调控。发明内容本发明的一方面为一种封装结构,其可在相同封装结构面积及体积下,增加芯片通过第二基板的信号传递空间,并同时缩短线路长度以增进传输效率。根据本发明一些实施例,一种封装结构包含第一基板、第二基板、多个芯片、多个第一导电件以及多个第二导电件。第一基板具有凹陷区域,第二基板设置于凹陷区域内且凸出于第一基板。芯片设置于第一基板与第二基板上,使得第二基板位于第一基板与芯片之间。第一导电件位于多个芯片与第一基板之间,且芯片经由第一导电件电性连接第一基板。第二导电件位于多个芯片与第二基板之间,且芯片经由第二导电件电性连接第二基板。在本发明的一些实施例中,第一导电件的高度大于第二导电件的高度。在本发明的一些实施例中,封装结构还包含第一防焊层及第二防焊层。第一防焊层至少位于凹陷区域中的第一基板上,第二防焊层至少位于第二基板朝向凹陷区域的表面上。在本发明的一些实施例中,第一防焊层具有多个第一开口,第二防焊层具有多个第二开口。封装结构还包含多个第三导电件。第三导电件经由第一开口与第二开口电性连接第一基板与第二基板。在本发明的一些实施例中,芯片位于同一水平面。在本发明的一些实施例中,封装结构还包含填充胶层。填充胶层围绕第一导电件与第二导电件,且覆盖第一基板与第二基板。在本发明上述实施例中,由于第一基板具有凹陷区域,且第二基板设置于凹陷区域内,因此可通过第一导电件与第二导电件电性连接芯片、第一基板与第二基板,因此可达到在相同封装结构面积及体积下,增加芯片通过第二基板的信号传递空间的目的,并同时缩短线路长度以增进传输效率。本发明的另一方面为一种封装结构。根据本发明一些实施例,一种封装结构包含第一基板、多个芯片、第二基板以及多个第一导电件。芯片设置于第一基板上,芯片彼此相邻且共同具有凹陷区域。第二基板设置于凹陷区域内,且电性连接芯片,其中第二基板背对凹陷区域的表面与芯片背对第一基板的表面大致齐平。第一导电件位于芯片与第一基板之间,且芯片经由第一导电件电性连接第一基板。在本发明的一些实施例中,每个芯片内具有线路结构与电性连接线路结构的导电通孔。封装结构还包含多个第二导电件。第二导电件位于芯片与第二基板之间,且第二基板经由第二导电件、导电通孔、线路结构与第一导电件电性连接第一基板。在本发明的一些实施例中,封装结构还包含填充胶层。填充胶层围绕第一导电件,且覆盖第一基板。在本发明一些实施例中,芯片具有间距,使第二基板从间距裸露。封装结构还包含多个第三导电件。第三导电件位于第一基板与裸露的第二基板之间,且第二基板经由多个第三导电件电性连接第一基板。在本发明的一些实施例中,封装结构还包含填充胶层。填充胶层围绕多个第一导电件与多个第三导电件,且覆盖第一基板。在本发明的一些实施例中,第三导电件的高度大于第一导电件的高度。在本发明上述实施例中,由于相邻的芯片共同具有凹陷区域,且此凹陷区域可位于芯片背面的无效区域,因此第二基板不仅可设置于凹陷区域中,提供芯片额外的走线选择,还可在相同封装结构面积及体积条件下,增加芯片信号传递空间的目的。附图说明图1A至图1C为根据本发明一实施例的封装结构在制作时的不同阶段的剖面图。图1D为根据本发明另一实施例的封装结构的剖面图。图2A为根据本发明另一实施例的封装结构的剖面图。图2B为根据本发明另一实施例的封装结构的剖面图。图3A为根据本发明另一实施例的封装结构的剖面图。图3B为根据本发明另一实施例的封装结构的剖面图。具体实施方式以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与组件在附图中将以简单示意的方式绘示的。且为了清楚起见,附图中的层和区域的厚度可能被夸大,并且在附图的描述中相同的组件符号表示相同的组件。图1A至图1C为本发明的一实施例中封装结构100a在制作时的不同阶段的剖面图。请参阅图1A,第一基板110具有凹陷区域111,用以设置第二基板120。待第二基板120固定于第一基板110的凹陷区域111后,第二基板120的上表面高于第一基板110的上表面。也就是说。第二基板120会凸出于第一基板110。第一基板110具有介电层112、线路层113与导电通孔114。线路层113与导电通孔114设置于介电层112中。上述介电层、线路层与导电通孔的数量并不用以限制本发明。在本实施例中,第一基板110还具有位于介电层112最上层的表面的电性连接垫115。电性连接垫115可通过导电通孔114电性连接线路层113。在本实施例中,第一基板110还具有防焊层116。防焊层116位于第一基板110的上表面与下表面,及凹陷区域111内的表面。在本实施例中,位于第一基板110的上表面的防焊层126具有开口117,使部分的电性连接垫115裸露。在制作时,可先形成覆盖电性连接垫115的防焊层116,接着图案化防焊层116以形成开口117。开口117中的电性连接垫115可用来设置焊接材料。相似地,第二基板120具有介电层122、线路层123与导电通孔124。线路层123与导电通孔124设置于介电层122中。在本实施例中,第二基板120还具有位于介电层122上的电性连接垫125与防焊层126,电性连接垫125可通过导电通孔124电性连接线路层123。防焊层126位于第二基板120的上表面与下表面。在本实施例中,位于第二基板120的上表面的防焊层126具有开口127,使部分的电性连接垫125裸露。开口127中的电性连接垫125可用来设置焊接材料。在一些实施例中,第二基板120的总厚度小于0.1毫米。在一些实施例中,凹陷区域111的深度介于约30微米至约50微米。请参阅图1B,封装结构100a包含芯片130a、芯片130b、第一基板110、第二基板120、第一导电件140与第二导电件150。待第二基板120设置于第一基板110的凹陷区域111后,可将芯片130a、芯片130b设置于第一基板110及第二基板120上。在本实施例中,芯片130a具有电性连接垫135a与电性连接垫135c。电性连接垫135a与电性连接垫135c分别朝向第一基板110与第二基板120,且与芯片130a内的线路层图未示电性连接。芯片130b具有电性连接垫135b与电性连接垫135d。电性连接垫135b与电性连接垫135d分别朝向第一基板110与第二基板120,且与芯片130b内的线路层图未示电性连接。也就是说,芯片130a上的电性连接垫135c是位于邻近芯片130b的一侧,而芯片130b上的电性连接垫135d是位于邻近芯片130a的一侧。在本实施例中,芯片130a具有分别在电性连接垫135a与电性连接垫135c上的第一导电件140与第二导电件150。芯片130b具有分别在电性连接垫135b与电性连接垫135d上的第一导电件140与第二导电件150。当芯片130a与芯片130b设置于第一基板110及第二基板120上时,芯片130a与芯片130b的第一导电件140可电性连接第一基板110,且芯片130a与芯片130b的第二导电件150可电性连接第二基板120。在一些实施例中,第一导电件140与第二导电件150可为金属凸块。第一导电件140与第二导电件150的材料可为锡铅合金或是铜,形成方法可包含电镀、印刷或其他方法,并不用以限制本发明。在本实施例中,芯片130a及芯片130b的下表面具有保护层136,保护层136具有开口137,以裸露部分的电性连接垫135a、135b、135c、135d。第一导电件140设置于开口137中的电性连接垫135a、135b上,第二导电件150设置于开口137中的电性连接垫135c、135d上。在一些实施例中,电性连接垫135a、135b、135c、135d上可设有球下冶金层图未示。将芯片130a与芯片130b接合于第一基板110及第二基板120时,回焊reflow工艺可让第一导电件140及第二导电件150熔融为焊球。因此,第一导电件140可电性连接第一基板110上的电性连接垫115与芯片130a上的电性连接垫135a,及电性连接第一基板110上的电性连接垫115与芯片130b上的电性连接垫135b。此外,第二导电件150可电性连接第二基板120上的电性连接垫125与芯片130a上的电性连接垫135c,及电性连接第二基板120上的电性连接垫125与芯片130b上的电性连接垫135d。请参阅图1C,在本实施例中,在完成回焊工艺后,可形成填充胶层170于芯片130a、第一基板110及第二基板120之间,与芯片130b、第一基板110及第二基板120之间。填充胶层170覆盖第一基板110与第二基板120且围绕第一导电件140以及第二导电件150,可增加第一导电件140以及第二导电件150的电性连接可靠度,并避免短路。封装结构100a可应用于芯片信号整合系统。在本实施例中,芯片130a与芯片130b可相接触也可具有间距,可以设计者需求而定并不用以限制此发明。进一步来说,在本实施例中,由于第二基板120凸出于第一基板110的上表面,使得芯片130a、芯片130b与第二基板120间的垂直距离H1小于芯片130a、芯片130b与第一基板110间的垂直距离H2。因此,第二导电件150的高度需小于第一导电件140的高度,使接合后的芯片130a及芯片130b得以位于同一水平面,以降低组装过程中芯片表面的应力累积。此外,由于第二导电件150的高度较第一导电件140低,体积较第一导电件140小,因此第二导电件150之间可具有较小的间距。如此一来,芯片130a与芯片130b上的第二导电件150的密度可大于芯片130a与芯片130b上的第一导电件140的密度,达到在相同封装结构面积及体积下,增加芯片130a与芯片130b通过第二基板120的信号传递空间的目的,并同时缩短线路长度以增进传输效率。图1D为本发明的另一实施例中封装结构100b的剖面图。如图所示,封装结构100b包含具有凹陷区域111的第一基板110、第二基板120、芯片130a、芯片130b、第一导电件140以及第二导电件150。与图1C的实施例不同的地方在于:封装结构100b的第一基板110的凹陷区域111还具有朝向第二基板120的电性连接垫115’。在第一基板110的凹陷区域111中的防焊层116具有开口117’,以裸露部分的电性连接垫115’。封装结构100b的第二基板120朝向凹陷区域111的介电层122上还具有电性连接垫125’。第二基板120朝向凹陷区域111的防焊层126具有开口127’,以裸露部分的电性连接垫125’。此外,第三导电件160位于电性连接垫115’与电性连接垫125’之间,使电性连接垫115’与电性连接垫125’可电性连接而导通。在本实施例中,由于第三导电件160的厚度会让接合后的第二基板120的上表面更高于第一基板110的上表面,使得芯片130a、芯片130b与第二基板120之间的距离小于芯片130a、芯片130b与第一基板110之间的距离。因此,第二导电件150的高度需小于第一导电件140的高度,并与第三导电件160的高度配合,使接合后的芯片130a及芯片130b得以位于同一水平面,以降低组装过程中芯片表面的应力累积。在本实施例中,设计者可调整第一导电件140、第二导电件150与第三导电件160的高度来让芯片130a及芯片130b位于同一水平面,对于设计上来说将更具弹性。除此的外,在本实施例中,第一基板110与第二基板120间的电性连接还可增加芯片130a、130b至第一基板110、第二基板120间线路配置的利用空间,借此达到在相同封装结构面积及体积下,提升信号整合的能力。在一些实施例中,第三导电件160可为金属凸块。第三导电件160的材料可为锡铅合金或是铜,形成方法可包含电镀、印刷或其他方法,并不用以限制本发明。在以下叙述中,将说明上述实施例的进一步应用。图2A为本发明的另一实施例中封装结构200a的剖面图。如图所示,在本实施例中,第一基板210上可具有多个凹陷区域211a、211b、211c,分别具有深度d1、d2、d3,且d1=d2=d3。基板220a、220b、220c分别具有厚度t1、t2、t3,且t2t3t1。凹陷区域211a、211b、211c用以分别设置不同厚度的基板220a、220b、220c。基板220a连接其上方两个相邻的芯片230a与芯片230b,基板220b连接其上方两个相邻的芯片230b与芯片230c,基板220c连接其上方两个相邻的芯片230c与芯片230d。通过调整封装结构200a的导电件240、250、260、270的高度,可使接合后的芯片230a、230b、230c、230d位于同一水平面,而较小的导电件高度具有较小的体积,可让导电件之间的间距得以缩小,因此可增加导电件的密度,借此达到在相同封装结构面积及体积下增加信号传递密度的功效,并提升信号整合的能力。图2B为本发明的另一实施例中封装结构200b的剖面图。如图所示,在本实施例中,第一基板210上可具有多个凹陷区域211d、211e、211f,分别具有深度d4、d5、d6,且d4d6d5。此外,基板220d、220e、220f分别具有厚度t4、t5、t6,且t4=t5=t6。凹陷区域211d、211e、211f用以分别设置相同厚度的基板220d、220e、220f。基板220d连接其上方两个相邻的芯片230a与芯片230b,基板220e连接其上方两个相邻的芯片230b与芯片230c,基板220f连接其上方两个相邻的芯片230c与芯片230d。通过调整封装结构200b的导电件240、250、260、270的高度,可使接合后的芯片230a、230b、230c、230d位于同一水平面,而较小的导电件高度具有较小的体积,可让导电件的间的间距得以缩小,因此可增加导电件的密度,借此达到在相同封装结构面积及体积下增加信号传递密度的功效,并提升信号整合的能力。图3A为根据本发明另一实施例的封装结构300a的剖面图。在本实施例中,封装结构300a包含第一基板310、第二基板320、芯片330a、芯片330b以及第一导电件340。第一基板310具有介电层312、线路层313与导电通孔314。线路层313及导电通孔314设置于介电层312中。上述介电层、线路层与导电通孔的数量并不用以限制本发明。在本实施例中,第一基板310还具有位于最上层介电层312表面的电性连接垫315。电性连接垫315可通过导电通孔314电性连接线路层313。在本实施例中,第一基板310还具有防焊层316。防焊层316位于第一基板310的上表面与下表面。在本实施例中,防焊层316具有开口317,使部分的电性连接垫315裸露。在制作时,可先形成覆盖电性连接垫315的防焊层316,接着图案化防焊层316以形成开口317。开口317中的电性连接垫315可用来设置焊接材料。在本实施例中,芯片330a的侧壁与芯片330b的侧壁相抵接。芯片330a具有凹陷区域331a,芯片330b具有凹陷区域331b,因此凹陷区域331a与凹陷区域331b可形成共同凹陷区域331,用以设置第二基板320。在本实施例中,芯片330a具有线路层333a与导电通孔334,芯片330b具有线路层333b与导电通孔334。芯片330a与芯片330b朝向第一基板310的表面还具有电性连接垫335。芯片330a、330b朝向第一基板310的表面还具有保护层336,保护层336上具有开口337以裸露部分的电性连接垫335。此外,第一导电件340位于电性连接垫335与电性连接垫315之间,使电性连接垫335与电性连接垫315电性连接。在本实施例中,第二基板320中具有介电层322、线路层323及导电通孔324。线路层323及导电通孔324设置于介电层322中。在本实施例中,待第二基板320设置于凹陷区域331后,其背对凹陷区域331的表面与芯片330a、芯片330b背对第一基板310的表面大致齐平。此外,第二基板320的介电层322在朝向芯片330a、330b的表面还具有第二导电件350。第二基板320朝向芯片330a、330b的表面上具有防焊层326。防焊层326上具有开口327,以裸露部分的第二导电件350。第二基板320的线路层323可通过第二导电件350、导电通孔324与芯片330a、330b电性连接。在本实施例中,还具有填充胶层370,位于芯片330a、330b、第一基板310及第二基板320之间。填充胶层370覆盖第一基板310与第二基板320且围绕第一导电件340,可增加第一导电件340的电性连接可靠度,并避免短路。在本实施例中,凹陷区域331可位于芯片330a及芯片330b背面的无效区域,因此第二基板320不仅可设置于凹陷区域331中,提供芯片330a及芯片330b额外的走线选择,还可在相同封装结构面积及体积条件下,增加芯片信号传递空间的目的。在一些实施例中,凹陷区域331可通过洗槽方式形成。在一些实施例中,导电通孔334可通过硅穿孔方式形成。在一些实施例中,第二基板320的总厚度小于0.1毫米。在一些实施例中,第一导电件340可为金属凸块。第一导电件340的材料可为锡铅合金或铜,形成方法可为电镀或印刷。图3B为根据本发明另一实施例的封装结构300b的剖面图。封装结构300b包含第一基板310、第二基板320、芯片330a、芯片330b、第一导电件340以及第二导电件350。与图3A的封装结构300a不同之处在于:芯片330a与芯片330b之间具有间距D,使得部分的第二基板320从此间距D中裸露,且封装结构300b还具有第三导电件360。第三导电件360设置在自间距D中裸露的第二基板320上。在本实施例中,第二基板320的介电层322在朝向芯片330a、330b与朝向间距D的表面上还具有电性连接垫325’与防焊层326。防焊层326具有开口327’,以裸露部分电性连接垫325’。此外,第三导电件360位于电性连接垫325’与电性连接垫315间,使电性连接垫325’与电性连接垫315电性连接。在本实施例中,填充胶层370是位于芯片330a、芯片330b以及第一基板310之间、与自间距D裸露的第二基板320及第一基板310之间。填充胶层370覆盖第一基板310与自间距D裸露的第二基板320。此外,填充胶层370围绕第一导电件340及第三导电件360,可增加第一导电件340及第三导电件360的电性连接可靠度,并避免短路。进一步来说,在本实施例中,由于第二基板320自芯片330a、330b的间距D中裸露,使得芯片330a、芯片330b与第一基板310之间的垂直距离小于自间距D裸露的第二基板320与第一基板310之间的垂直距离。在本实施例中,除了可利用芯片330a及芯片330b背面无效区域所形成的凹陷区域331设置第二基板320,提供芯片330a及芯片330b额外的走线选择,借此达到在相同封装结构面积及体积下增加芯片讯息传递空间的目的外,通过第一基板310与第二基板320间通过第三导电件360的电性连接,还可提供芯片330a与芯片330b至第一基板310与第二基板320间线路配置的利用空间,借此达到在相同封装结构面积及体积下,提升信号整合的能力。具体而言,在一些实施例中,第三导电件360可为金属凸块。第三导电件360的材料可为锡铅合金或铜,形成方法可为电镀或印刷。虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。

权利要求:1.一种封装结构,其特征在于,包含:第一基板,具有凹陷区域;第二基板,设置于所述凹陷区域内且凸出于所述第一基板;多个芯片,设置于所述第一基板与所述第二基板上,使得所述第二基板位于所述第一基板与所述多个芯片之间;多个第一导电件,位于所述多个芯片与所述第一基板之间,且所述多个芯片经由所述多个第一导电件电性连接所述第一基板;以及多个第二导电件,位于所述多个芯片与所述第二基板之间,且所述多个芯片经由所述多个第二导电件电性连接所述第二基板。2.如权利要求1所述的封装结构,其特征在于,所述多个第一导电件的高度大于所述多个第二导电件的高度。3.如权利要求1所述的封装结构,其特征在于,还包含:第一防焊层,至少位于所述凹陷区域中的所述第一基板上;以及第二防焊层,至少位于所述第二基板朝向所述凹陷区域的表面上。4.如权利要求3所述的封装结构,其特征在于,所述第一防焊层具有多个第一开口,所述第二防焊层具有多个第二开口,所述封装结构还包含:多个第三导电件,经由所述多个第一开口与所述多个第二开口电性连接所述第一基板与所述第二基板。5.如权利要求1所述的封装结构,其特征在于,所述多个芯片位于同一水平面。6.如权利要求1所述的封装结构,其特征在于,还包含:填充胶层,围绕所述多个第一导电件与所述多个第二导电件,且覆盖所述第一基板与所述第二基板。7.一种封装结构,其特征在于,包含第一基板;多个芯片,设置于所述第一基板上,所述多个芯片彼此相邻且共同具有凹陷区域;第二基板,设置于所述凹陷区域内,且电性连接所述多个芯片,其中所述第二基板背对所述凹陷区域的表面与所述多个芯片背对所述第一基板的表面齐平;以及多个第一导电件,位于所述多个芯片与所述第一基板之间,且所述多个芯片经由所述多个第一导电件电性连接所述第一基板。8.如权利要求7所述的封装结构,其特征在于,每个所述芯片内具有线路结构与电性连接所述线路结构的导电通孔,所述封装结构还包含:多个第二导电件,位于所述多个芯片与所述第二基板之间,且所述第二基板经由所述多个第二导电件、所述导电通孔、所述线路结构与所述多个第一导电件电性连接所述第一基板。9.如权利要求7所述的封装结构,其特征在于,还包含:填充胶层,围绕所述多个第一导电件,且覆盖所述第一基板。10.如权利要求7所述的封装结构,其特征在于,所述多个芯片具有间距,所述第二基板从所述间距裸露,所述封装结构还包含:多个第三导电件,位于所述第一基板与裸露的所述第二基板之间,且所述第二基板经由所述多个第三导电件电性连接所述第一基板。11.如权利要求10所述的封装结构,其特征在于,还包含:填充胶层,围绕所述多个第一导电件与所述多个第三导电件,且覆盖所述第一基板。12.如权利要求10所述的封装结构,其特征在于,所述多个第三导电件的高度大于所述多个第一导电件的高度。

百度查询: 欣兴电子股份有限公司 封装结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。