申请/专利权人：厦门天马微电子有限公司

申请日：2018-06-29

公开（公告）日：2021-07-16

公开（公告）号：CN108648683B

主分类号：G09G3/20(20060101)

分类号：G09G3/20(20060101);G09G3/3266(20160101);G09G3/36(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.07.16#授权;2018.11.06#实质审查的生效;2018.10.12#公开

摘要：本发明提供了一种阵列基板、触控显示面板和触控显示装置，第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，或者，第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，或者，第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，且第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，因此，通过减小第二移位寄存器单元中第二缓存单元的信号放大作用，可以减小第二移位寄存器单元传输给第二扫描线的扫描信号的强度，从而可以减小第一扫描线输出的扫描信号的强度和第二扫描线输出的扫描信号的强度差异，进而可以减小常规显示区的亮度与缺口显示区的亮度差异，提高显示面板的亮度均匀性。

主权项：1.一种阵列基板，其特征在于，包括显示区和包围所述显示区的非显示区；所述阵列基板的至少一个边缘具有i个缺口，i为大于或者等于1的整数；所述显示区包括常规显示区和位于所述缺口两侧的缺口显示区，所述常规显示区包括多条沿第一方向延伸的第一扫描线，所述缺口显示区包括多条沿所述第一方向延伸的第二扫描线；沿所述第一方向，所述常规显示区相对两侧的非显示区分别为第一非显示区和第二非显示区，所述缺口显示区相对两侧的非显示区分别为第三非显示区和第四非显示区，所述第三非显示区位于所述缺口显示区靠近所述第一非显示区的一侧，所述第四非显示区位于所述缺口显示区靠近所述第二非显示区的一侧；所述第一非显示区和所述第二非显示区均设置有级联的第一移位寄存器单元，所述第三非显示区和所述第四非显示区均设置有级联的第二移位寄存器单元，所述第一非显示区的第一移位寄存器单元与相邻的所述第三非显示区的第二移位寄存器单元级联，相邻的所述第三非显示区的第二移位寄存器单元级联，所述第二非显示区的第一移位寄存器单元与相邻的所述第四非显示区的第二移位寄存器单元级联，且相邻的所述第四非显示区的第二移位寄存器单元级联；所述第一移位寄存器单元与一条所述第一扫描线相连，所述第二移位寄存器单元与一条所述第二扫描线相连；所述第一移位寄存器单元包括第一缓存单元，所述第二移位寄存器单元包括第二缓存单元；所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数；或者，所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸；或者，所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数，且所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸；相邻的两条所述第一扫描线分别与所述第一非显示区和所述第二非显示区的第一移位寄存器单元相连，相邻的两条所述第二扫描线分别与所述第三非显示区和所述第四非显示区的第二移位寄存器单元相连；所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸包括所述第二缓存单元中构成反相器的晶体管的宽长比小于所述第一缓存单元中构成反相器的晶体管的宽长比；任一所述第一缓存单元中构成反相器的晶体管的宽长比和任一所述第二缓存单元中构成反相器的晶体管的宽长比的比例正相关于与所述第一缓存单元相连的第一扫描线的长度和与所述第二缓存单元相连的第二扫描线的长度之比；所述第一缓存单元中构成反相器的晶体管的宽长比和所述第二缓存单元中构成反相器的晶体管的宽长比的比例的范围为x～xx+12，其中，x等于所述第一扫描线的长度与所述第二扫描线的长度之比。

全文数据：一种阵列基板、触控显示面板和触控显示装置技术领域[0001]本发明涉及显示设备技术领域，更具体地说，涉及一种阵列基板、触控显示面板和触控显示装置。背景技术[0002]随着显示技术的发展，人们不但对显示面板的功能要求越来越高，而且对外形的要求也越来越高。为了更好的适应环境和使用要求的整体变化，异形显示面板应运而生。[0003]如图1所示，图1为现有的一种异形显示面板的俯视结构示意图，该异形显示面板延伸方向与扫描线延伸方向相同的边缘具有缺口10,该缺口10将异形显示面板的显示区分成常规显示区A1和位于缺口10两侧的缺口显示区A2。但是，在实际应用中发现，缺口显示区A2的亮度与常规显示区A1的亮度不一致，导致异形显示面板的亮度均匀性较差，影响异形显示面板的显示效果。发明内容[0004]有鉴于此，本发明提供了一种阵列基板、触控显示面板和触控显示装置，以解决现有的异形显示面板中缺口显示区的亮度与常规显示区的亮度不一致导致的异形显示面板的亮度均匀性较差的问题。[0005]为实现上述目的，本发明提供如下技术方案：[0006]一种阵列基板，包括显示区和包围所述显示区的非显示区；所述阵列基板的至少一个边缘具有i个缺口，i为大于或者等于1的整数；[0007]所述显示区包括常规显示区和位于所述缺口两侧的缺口显示区，所述常规显示区包括多条沿第一方向延伸的第一扫描线，所述缺口显示区包括多条沿所述第一方向延伸的第二扫描线；[0008]沿所述第一方向，所述常规显示区相对两侧的非显示区分别为第一非显示区和第二非显示区，所述缺口显示区相对两侧的非显示区分别为第三非显示区和第四非显示区，所述第三非显示区位于所述缺口显示区靠近所述第一非显示区的一侧，所述第四非显示区位于所述缺口显示区靠近所述第二非显示区的一侧；[0009]所述第一非显示区和所述第二非显示区均设置有级联的第一移位寄存器单元，所述第三非显示区和所述第四非显示区均设置有级联的第二移位寄存器单元，所述第一非显示区的第一移位寄存器单元与相邻的所述第三非显示区的第二移位寄存器单元级联，相邻的所述第三非显示区的第二移位寄存器单元级联，所述第二非显示区的第一移位寄存器单元与相邻的所述第四非显示区的第二移位寄存器单元级联，且相邻的所述第四非显示区的第二移位寄存器单元级联；[0010]所述第一移位寄存器单元包括第一缓存单元，所述第二移位寄存器单元包括第二缓存单元;所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数;或者，所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸;或者，所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数，且所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸。[0011]一种触控显示面板，包括如上所述的阵列基板。[0012]一种触控显示装置，包括如上所述的触控显示面板。[0013]与现有技术相比，本发明所提供的技术方案具有以下优点：[0014]本发明所提供的阵列基板、触控显示面板和触控显示装置，由于第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，或者，第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，或者，第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，且第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，因此，通过减小第二移位寄存器单元中第二缓存单元的信号放大作用，减小了第二移位寄存器单元传输给第二扫描线的扫描信号的强度，减小了第一扫描线输出的扫描信号的强度和第二扫描线输出的扫描信号的强度差异，从而减小了与第一扫描线相连的像素中的像素电极的充电电压和与第二扫描线相连的像素中的像素电极的充电电压的差异，进而减小了常规显不区的亮度与缺口显不区的异度差异，提尚了显不面板的壳度均勾性。附图说明[0015]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。_[0016]图1为现有的一种异形显示面板的俯视结构示意图；[0017]图2为本发明实施例提供的阵列基板的俯视结构示意图；[0018]图3为本发明实施例提供的阵列基板的又一种俯视结构示意图；[0019]图4为本发明实施例提供的移位寄存器单元的结构示意图；[0020]图5为本发明实施例提供的第一移位寄存器单元中各单元的一种具体结构示意图；[0021]图6为本发明实施例提供的第二移位寄存器单元中各单元的一种具体结构示意图；[0022]图7为本发明实施例提供的第二移位寄存器单元中各单元的又一种具体结构示意图；_[0023]图8为本发明实施例提供的第二移位寄存器单元中各单元的又一种具体结构示意图；一一[0024]图9为本发明实施例提供的第二移位寄存器单元中各单元的又一种具体结构示意图；[0025]图1〇为图9所示的第二缓存单元的反相器中一种晶体管的平面结构示意图；[0026]图11为本发明实施例提供的另一种阵列基板的俯视结构示意图；[0027]图12为本发明实施例提供的触控显示面板的结构示意图；[0028]图13为本发明实施例提供的触控显示装置的结构示意图。具体实施方式[0029]正如背景技术所述，异形显示面板的缺口显示区A2的亮度与常规显示区A1的亮度不一致，即缺口显示区A2的亮度大于常规显示区A1的亮度，发明人研宄发现，导致这一现象的原因是缺口显示区A2的第二扫描线I2的长度小于常规显示区A1的第一扫描线11的长度，使得扫描信号在第二扫描线12上的衰减更小，即第二扫描线12输出给与其相连的缺口显示区A2内的像素的扫描信号的强度大于第一扫描线11输出给与其相连的常规显示区A1内的像素的扫描信号的强度，使得缺口显示区A2的像素的数据写入时长大于常规显示区A1的像素的数据写入时长，从而使得缺口显示区A2的像素中的像素电极的充电电压大于常规显示区A1的像素中的像素电极的充电电压，进而使得缺口显示区A2的亮度大于常规显示区A1的亮度，影响异形显示面板亮度的均匀性。[0030]基于此，本发明提供了一种阵列基板，以克服现有技术存在的上述问题，包括显示区和包围所述显示区的非显示区；所述阵列基板的至少一个边缘具有i个缺口，i为大于或者等于1的整数；[0031]所述显示区包括常规显示区和位于所述缺口两侧的缺口显示区，所述常规显示区包括多条沿第一方向延伸的第一扫描线，所述缺口显示区包括多条沿所述第一方向延伸的第二扫描线；[0032]沿所述第一方向，所述常规显示区相对两侧的非显示区分别为第一非显示区和第二非显示区，所述缺口显示区相对两侧的非显示区分别为第三非显示区和第四非显示区，所述第三非显示区位于所述缺口显示区靠近所述第一非显示区的一侧，所述第四非显示区位于所述缺口显示区靠近所述第二非显示区的一侧；[0033]所述第一非显示区和所述第二非显示区均设置有级联的第一移位寄存器单元，所述第三非显示区和所述第四非显示区均设置有级联的第二移位寄存器单元，所述第一非显示区的第一移位寄存器单元与相邻的所述第三非显示区的第二移位寄存器单元级联，相邻的所述第三非显示区的第二移位寄存器单元级联，所述第二非显示区的第一移位寄存器单元与相邻的所述第四非显示区的第二移位寄存器单元级联，且相邻的所述第四非显示区的第二移位寄存器单元级联；[0034]所述第一移位寄存器单元包括第一缓存单元，所述第二移位寄存器单元包括第二缓存单元;所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数;或者，所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸;或者，所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数，且所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸。[0035]本发明还提供了一种触控显示面板，包括如上所述的阵列基板。[0036]本发明还提供了一种触控显示装置，包括如上所述的触控显示面板。[0037]本发明提供的阵列基板、触控显示面板和触控显示装置，由于第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，或者，第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，或者，第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，且第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，因此，通过减小第二移位寄存器单元中第二缓存单元的信号放大作用，减小了第二移位寄存器单元传输给第二扫描线的扫描信号的强度，减小了第一扫描线输出的扫描信号的强度和第二扫描线输出的扫描信号的强度差异，从而减小了与第一扫描线相连的像素中的像素电极的充电电压和与第二扫描线相连的像素中的像素电极的充电电压的差异，进而减小了常规显示区的亮度与缺口显示区的亮度差异，提高了显示面板的亮度均匀性。[0038]以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0039]本发明实施例提供了一种阵列基板，如图2所示，图2为本发明实施例提供的阵列基板的俯视结构示意图，该阵列基板包括显示区和包围显示区的非显示区。如图2所示，本发明实施例中的阵列基板为异形阵列基板，该阵列基板的至少一个边缘具有i个缺口20,i为大于或者等于1的整数，例如，i取1、2、3—..。本发明实施例的附图中仅以阵列基板具有驱动芯片30的一侧相对的另一侧的边缘具有1个或2个缺口20为例进行说明。[0040]具体地，该阵列基板中延伸方向与第一方向X即扫描线延伸方向相同的边缘具有缺口20,以在缺口20处设置听筒和指纹识别器件等。可选地，该阵列基板中延伸方向与扫描线延伸方向相同的一个边缘具有缺口，如缺口20位于阵列基板具有驱动芯片30的一侧的边缘，或者，缺口20位于阵列基板具有驱动芯片30的一侧相对的另一侧的边缘;或者，该阵列基板延伸方向与扫描线延伸方向相同的两个边缘都具有缺口，如阵列基板具有驱动芯片30的一侧的边缘具有缺口20且阵列基板具有驱动芯片30的一侧相对的另一侧的边缘也具有缺口20。[0041]进一步可选地，阵列基板具有驱动芯片30的一侧的边缘具有一个或两个缺口20;阵列基板具有驱动芯片30的一侧相对的另一侧的边缘也具有一个或两个缺口20,以在一侧边缘的缺口20处设置听筒和摄像头，在另一侧边缘的缺口设置指纹识别器件等，当然，本发明并不仅限于此。如图3所示，图3为本发明实施例提供的阵列基板的又一种俯视结构示意图，阵列基板具有驱动芯片30的一侧相对的另一侧的边缘也具有两个缺口20。[0042]如图2所示，显示区包括常规显示区B1和位于缺口20两侧的缺口显示区B2,常规显示区B1包括多条沿第一方向X延伸的第一扫描线21，缺口显示区B2包括多条沿第一方向X延伸的第二扫描线22。[0043]当然，本发明实施例中的常规显示区B1和缺口显示区B2都包括沿第二方向Y延伸的数据线以及位于扫描线和数据线限定出的区域的多个像素。每个像素都包括薄膜晶体管和像素电极，扫描线通过向薄膜晶体管输入扫描信号控制薄膜晶体管的开启时长，数据线通过开启的薄膜晶体管向像素电极写入数据信号，使得像素电极具有一定的电压，以与公共电极构成驱动像素显示的电场。[0044]其中，沿第一方向X，常规显示区B1相对两侧的非显示区分别为第一非显示区C1和第二非显示区C2,缺口显示区B2相对两侧的非显示区分别为第三非显示区C3和第四非显示区C4,第三非显示区C3位于缺口显示区B2靠近第一非显示区C1的一侧，第四非显示区C4位于缺口显示区B2靠近第二非显示区C2的一侧。[0045]第一非显示区C1和第二非显示区C2均设置有级联的第一移位寄存器单元23,第三非显示区C3和第四非显示区C4均设置有级联的第二移位寄存器单兀24,弟一非显不区Cl的第一移位寄存器单元23与相邻的第三非显示区C3的第二移位寄存器单元24级联，相邻的第三非显示区C3的第二移位寄存器单元24级联，第二非显示区C2的第一移位寄存器单元23与相邻的第四非显示区C4的第二移位寄存器单元24级联，且相邻的第四非显示区C4的第二移位寄存器单元24级联。[0046]如图2所示，第一移位寄存器单元23与一条第一扫描线21相连，第二移位寄存器单元24与一条第二扫描线22相连。并且，相邻的两条第一扫描线21分别与第一非显示区C1和第二非显示区C2的第一移位寄存器单元23相连，相邻的两条第二扫描线22分别与第三非显示区C3和第四非显示区C4的第二移位寄存器单元24相连，即相邻的两条第一扫描线21中一条第一扫描线21与第一非显示区C1的第一移位寄存器单元23相连、另一条第一扫描线21与第二非显示区C2的第一移位寄存器单元23相连，相邻的两条第二扫描线22中一条第二扫描线22与第三非显示区C3的第二移位寄存器单元24相连、另一条第二扫描线22与第四非显示区C4的第二移位寄存器单元24相连。[0047]当然，本发明并不仅限于此，在其他实施例中，一条第一扫描线21的一端可以与第一非显示区C1的第一移位寄存器单元23相连、另一端可以与第二非显示区C2的第一移位寄存器单元23相连，一条第二扫描线22的一端可以与第三非显示区C3的第二移位寄存器单元24相连、另一端可以与第四非显示区C4的第二移位寄存器单元24相连，在此不再赘述。[0048]进一步地，如图4所示，图4为本发明实施例提供的移位寄存器单元的结构示意图，第一移位寄存器单元23包括第一缓存单元233，第二移位寄存器单元24包括第二缓存单元243。此外，第一移位寄存器单元23和第二移位寄存器单元24还包括锁存单元230、与非门单元231和复位单元232。也就是说，本发明实施例中，第一移位寄存器单元23和第二移位寄存器单元24中锁存单元、与非门单元和复位单元的结构相同，第一缓存单元233和第二缓存单元243的结构不同。[0049]其中，锁存单元230的输入端IN接收移位寄存信号、锁存单元230的时钟信号端连接第一时钟信号线CLK1、锁存单元230的输出端分别电连接与非门单元231的输入端和下一级移位寄存器NEXT的输入端;与非门单元231的时钟信号端电连接第二时钟信号线CLK2、与非门单元231的输出端电连接第一缓存单元233的输入端或第二缓存单元放3的输入端;第一缓存单元2幻的输出端电连接第一移位寄存器23单元的输出端OUT，第二缓存单元243的输出端电连接第二移位寄存器单元24的输出端OUT;复位单元232的输入端电连接复位信号线RESET、复位单元232的输出端电连接锁存单元230的复位端。[0050]如图5和图6所示，图5为本发明实施例提供的第一移位寄存器单元中各单元的一种具体结构示意图，图6为本发明实施例提供的第二移位寄存器单元中各单元的一种具体结构示意图，第二缓存单元243中反相器243a的个数小于第一缓存单元233中反相器233a的个数。[0051]或者，如图5和图7所示，图7为本发明实施例提供的第二移位寄存器单元中各单元的另一种具体结构示意图，第二缓存单元243中反相器243a的尺寸小于第一缓存单元233中反相器233a的尺寸。[0052]或者，如图5和图8所示，图8为本发明实施例提供的第二移位寄存器单元中各单元的另一种具体结构示意图，第二缓存单元243中反相器243a的个数小于第一缓存单元233中反相器233a的个数，且第二缓存单元243中反相器对如的尺寸小于第一缓存单元233中反相器233a的尺寸。[0053]本发明实施例中通过减小第二缓存单元对3中反相器2«a的个数或尺寸或个数和尺寸，减小了第一缓存单兀243的彳目号放大作用，减小了第二移位寄存器单元24传输给第二扫描线22的扫描信号的强度，减小了第一扫描线21输出的扫描信号的强度和第二扫描线22输出的扫描信号的强度差异，从而减小了与第一扫描线21相连的像素中的像素电极的充电电压和与第二扫描线22相连的像素中的像素电极的充电电压的差异，进而减小了常规显示区B1的亮度与缺口显示区B2的亮度差异，提高了显示面板的亮度均匀性。[00M]其中，当第二缓存单元243中反相器243a的个数小于第一缓存单元233中反相器233a的个数时，第一缓存单元233包括m个相连的反相器，第二缓存单元243包括n个相连的反相器，m大于n。第一缓存单元233中第一个反相器的输入端电连接第一移位寄存器单元23中与非门单元231的输出端，最后一个反相器的输出端电连接第一移位寄存器单元23的输出端OUT;第二缓存单元243中第一个反相器的输入端电连接第二移位寄存器单元24中与非门单元231的输出端，最后一个反相器的输出端电连接第二移位寄存器单元24的输出端OUT。[0055]可选地，m等于3，n等于1，即第一缓存单元233包括第一反相器、第二反相器和第三反相器、第二缓存单元243包括第一反相器。第一缓存单元233中第一反相器的输入端电连接第一移位寄存器单元23中与非门单元231的输出端、第一反相器的输出端电连接第二反相器的输入端;第三反相器的输入端电连接第二反相器的输出端、第三反相器的输出端电连接第一移位寄存器单元23的输出端OUT。第二缓存单元243中第一反相器的输入端电连接第二移位寄存器单元24中与非门单元231的输出端、第一反相器的输出端电连接第二移位寄存器单元24的输出端OUT。[0056]由于第二扫描线22的长度小于第一扫描线以的长度，使得第二扫描线22中扫描信号的衰减小于第一扫描线21中扫描信号的衰减，因此，通过减小与第二扫描线22相连的第二移位寄存器单元24中第二缓存单元243的反相器个数，可以减小第二移位寄存器单元24中第二缓存单元2似的信号放大作用，减小第二移位寄存器单元24传输给第二扫描线22的扫描信号的强度，减小第一扫描线21输出的扫描信号的强度和第二扫描线22输出的扫描信号的强度差异，从而提高了显示面板的亮度均匀性。[0057]可选地，任一第一缓存单元233中反相器233a的个数和任一第二缓存单元243中反相器243a的个数之比正相关于与第一缓存单元233相连的第一扫描线21的长度和与第二缓存单元243相连的第二扫描线22的长度之比。[0058]由于第二扫描线22输出的扫描信号的强度和第一扫描线21输出的扫描信号的强度之比正相关于第二扫描线22的长度与第一扫描线21的长度之比，且第二扫描线22输出的扫描信号的强度和第一扫描线21输出的扫描信号的强度之比正相关于第二移位寄存器24输出至第二扫描线22的扫描信号的强度与第一移位寄存器23输出至第一扫描线21的扫描信号的强度之比，第二移位寄存器24输出至第二扫描线22的扫描信号的强度与第一移位寄存器23输出至第一扫描线21的扫描信号的强度之比又正相关于第二缓存单元243中反相器243a的个数和第一缓存单元233中反相器233a的个数之比，因此，第二缓存单元243中反相器243a的个数和第一缓存单元233中反相器233a的个数之比正相关于第二扫描线22的长度与第一扫描线21的长度之比。[0059]基于此，任一第一缓存单元233中反相器233a的个数和任一第二缓存单元243中反相器243a的个数之比正相关于与第一缓存单元233相连的第一扫描线21的长度和与第二缓存单元243相连的第二扫描线22的长度之比。[0060]基于此，可以根据第一扫描线21的长度和第二扫描线22的长度之比以及第一缓存单元233中反相器233a的个数得到第二缓存单元2似中反相器243a的个数，从而可以通过减小第三缓存单元2似中反相器243a的个数，减小第二缓存单元243的信号放大作用，减小常规显示区的亮度与缺口显示区的亮度差异，提高显示面板的亮度均匀性。[0061]进一步可选地，第一缓存单元233中反相器233a的个数与第二缓存单元243中反相器24¾的个数之比的范围为x〜xx+l2,其中，x等于第一扫描线21的长度与第二扫描线22的长度之比。可选地，x等于3。[0062]假设正常显示区B1在第一方向X上的长度为1，将正常显示区B1在第一方向X上的长度平均分成x份，缺口显示区B2在第一方向X上的长度为1x，即第一扫描线21的长度为1、第二扫描线22的长度为1x，则第一缓存单元233的缓存时间t=tl+t2+t3+...=RCxU+2RCxU+3RCxU+…+xRCxU，第二缓存单元243的缓存时间t，=RCxU。其中，C是指反相器233a、243a的寄生电容，R是指反相器233a、243a的寄生电阻，U是指反相器233a、243a的电压。[0063]为了减小第一扫描线21输出的扫描信号的强度和第二扫描线22输出的扫描信号的强度的差异，需使n=m*t’t=2xx+l，S卩mn=xx+l2,由此可知，mn的最大值为xx+12,最小值为x，即mn的的范围为x〜xx+12。其中，第一缓存单元233中反相器233a的个数为m，第二缓存单元243中反相器243a的个数为n。[00M]基于此，可以根据第一扫描线21的长度和第二扫描线22的长度之比X，即可获得第一缓存单元233中反相器23¾的个数和第二缓存单元243中反相器243a的个数之比的范围x〜xx+12,从而可以根据这一范围以及第一缓存单元233中反相器233a的个数得到第二缓存单元243中反相器243a的个数。[0065]可选地，第二缓存单元243中反相器243a的尺寸小于第一缓存单元233中反相器233a的尺寸包括第二缓存单元243中构成反相器243a的晶体管的宽长比小于第一缓存单元233中构成反相器233a的晶体管的宽长比。[0066]如图9所示，图9为本发明实施例提供的第二移位寄存器单元中各单元的另一种具体结构示意图，反相器243a由一个PMOS晶体管和一个NMOS晶体管构成，同样，反相器233a由一个PMOS晶体管和一个NMOS晶体管构成，在此不再赘述。[0067]由此可知，反相器243a或233a的尺寸是由PMOS晶体管和丽0S晶体管的尺寸决定的，而PMOS晶体管和NMOS晶体管的尺寸又是由晶体管的宽长比WL决定的，如图10所示，图10为图9所示的第二缓存单元的反相器中一种晶体管的平面结构示意图，G代表晶体管的栅极，S代表晶体管的源极，D代表晶体管的漏极，该晶体管的宽长比WL是指沟道的宽度W和沟道的长度L之比，因此，第二缓存单元243中反相器243a的尺寸小于第一缓存单元233中反相器23¾的尺寸包括第二缓存单元243中构成反相器243a的晶体管的宽长比小于第一缓存单元233中构成反相器233a的晶体管的宽长比。[0068]由于晶体管的宽长比越小，源漏极间的开态电流越小，晶体管的信号传输能力越弱，因此，通过减小第二缓存单元243中构成反相器233a的晶体管的宽长比，可以减小第二移位寄存器单元24中第二缓存单元243的信号放大作用。[0069]一可选地，任一第一缓存单元233中构成反相器”如的晶体管的宽长比和任一第二缓存单元243中构成反相器243a的晶体管的宽长比的比例正相关于与第一缓存单元233相连的第一扫描线21的长度和与第二缓存单元243相连的第二扫描线22的长度之比。[0070]由于第二扫描线22输出的扫描信号的强度和第一扫描线以输出的扫描信号的强度之比正相关于第二扫描线22的长度与第一扫描线M的长度之比，且第二扫描线22输出的扫描信号的强度和第一扫描线21输出的扫描信号的强度之比正相关于第二移位寄存器24输出至第二扫描线22的扫描信号的强度与第一移位寄存器a输出至第一扫描线21的扫描信号的强度之比，第二移位寄存器24输出至第二扫描线22的扫描信号的强度与第一移位寄存器23输出至第一扫描线M的扫描信号的强度之比又正相关于第二缓存单元243中构成反相器243a的晶体管的宽长比和第一缓存单元幻3中构成反相器幻如的晶体管的宽长比的比例，因此，第二缓存单元2似中构成反相器243a的晶体管的宽长比和第一缓存单元233中构成反相器23¾的晶体管的宽长比的比例正相关于第二扫描线u的长度与第一扫描线21的长度之比。[0071]基于此，可以根据第一扫描线21的长度和第二扫描线22的长度之比以及第一缓存单元233中构成反相器23如的晶体管的宽长比得到第二缓存单元243中构成反相器243a的晶体管的宽长比^从而可以通过减小第二缓存单元243中构成反相器243a的晶体管的宽长比，减小常规显示区的亮度与缺口显示区的亮度差异，提高显示面板的亮度均匀性。[0072^进一步可选地，第一缓存单元M3中构成反相器幻如的晶体管的宽长比和第二缓存单兀243中构成反相器243a的晶体管的宽长比的比例的范围为x〜xx+i2,其中，x等于第一扫描线21的长度与第二扫描线22的长度之比。~'[0073]可选地，x等于3,即通过阵列基板边缘的一个缺口将第一扫描线21平均分成了三等份，从而可以根据x等于3得到第一缓存单元233中反相器23：3a的个数与第二缓存单元243中反相器243a的个数等于3，以及，第一缓存单元233中构成反相器233a的晶体管的宽长比与第二缓存单元243中构成反相器243a的晶体管的宽长比的比例等于3，从而可以根据已知的第一缓存单元233中反相器233a的个数得到第二缓存单元243中反相器243a的个数，以及，根据已知的第一缓存单元233中构成反相器233a的晶体管的宽长比得到第二缓存单元243中构成反相器243a的晶体管的宽长比。[0074]同样，为了减小第一扫描线2丨输出的扫描信号的强度和第二扫描线22输出的扫描[曰号的强度差异，需使d=b*tt=2xx+l，即bd=xx+l2,由此可知，bd的最大值为xx+12,最小值为x，即bd的的范围为x〜xx+12。其中，第一缓存单元233中反相器2：33a的晶体管的宽长比为b，第二缓存单元对3中反相器24¾的晶体管的宽长比为d。[0075]基于此，可以根据第一扫描线21的长度和第二扫描线22的长度之比x，即可获得第一缓存单元233中构成反相器233a的晶体管的宽长比和第二缓存单元243中构成反相器243a的晶体管的宽长比的比例的范围x〜xx+i2,从而可以根据这一范围以及第一缓存单元233中构成反相器233a的晶体管的宽长比得到第二缓存单元243中构成反相器243的晶体管的宽长比。[0076]如图2所示，本发明实施例中阵列基板上任意两个缺口显示区82内同一行的第二扫描线22的长度相等，不同行的第二扫描线22的长度也相等，如第一行第二扫描线22的长度L1与第二行第二扫描线22的长度L2相等。可选地，该阵列基板的缺口20的形状为矩形。[0077]如图11所示，图11为本发明实施例提供的另一种阵列基板的俯视结构示意图，缺口20两侧的缺口显示区B2内同一行的第二扫描线22的长度相等，不同行的第二扫描线22的长度不相等，如第一行第二扫描线22的长度L1小于第二行第二扫描线22的长度L2。可选地，该阵列基板的缺口20的形状为等腰三角形或等腰梯形。基于此，可以在阵列基板上设置不同形状的器件，增加实用性的同时还能够增加外形种类，满足人们对显示面板外形的要求。[0078]此外，需要说明的是，参考图4〜图7,锁存单元23〇包括第四反相器230a、第一时钟反相器230b和第二时钟反相器230c;第四反相器23〇a的输入端电连接第一时钟信号线CLK1、第四反相器230a的输出端分别电连接第一时钟反相器230b的时钟输入端和第二时钟反相器230c的控制端;第一时钟反相器23〇b的输入端IN接收移位寄存信号、第一时钟反相器23〇b的输出端电连接第二时钟反相器23〇c的输出端、第一时钟反相器230b的控制端电连接第一时钟信号线CLK1;第二时钟反相器23〇c的输入端电连接锁存单元230的输出端、第二时钟反相器23〇c的时钟输入端电连接第一时钟信号线CLK1;与非门单元230包括一与非门电路，与非门电路的第一输入端电连接第二时钟信号线CLK2、与非门电路的第二输入端电连接锁存单元230的输出端、与非门电路的输出端电连接第一缓存单元233或第二缓存单元243的输入端;复位单元232包括第五反相器232a和第一开关管23¾，第五反相器232a的输入端与第一时钟反相器230b的输出端，第五反相器232a的输出端电连接与非门单元231的输入端和下一级移位寄存器的输入端，第一开关管232b的控制端电连接复位信号线RESET，第一开关管232b的输出端与与非门单元231的输入端电连接。[0079]本发明提供的阵列基板，由于第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，或者，第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，或者，第二缓存单元中反相器的个数小于第一缓存单元中反相器的个数，且第二缓存单元中反相器的尺寸小于第一缓存单元中反相器的尺寸，因此，通过减小第二移位寄存器单元中第二缓存单元的信号放大作用，减小了第二移位寄存器单元传输给第二扫描线的扫描信号的强度，使得第一扫描线输出的扫描信号的强度和第二扫描线输出的扫描信号的强度相同，从而使得与第一扫描线相连的像素中的像素电极的充电电压和与第二扫描线相连的像素中的像素电极的充电电压相同，进而使得常规显示区的亮度与缺口显示区的亮度相同，提高了显示面板的亮度均匀性。[0080]本发明实施例还提供了一种触控显示面板，如图12所示，图12为本发明实施例提供的触控显示面板的结构示意图，包括如上所述实施例提供的阵列基板和彩膜基板等。该触控显示面板常规显示区的亮度与缺口显示区的亮度基本相同，整个面板的亮度均匀性较好。[0081]如图12所示，该触控显示面板具有缺口1，可选地，彩膜基板与阵列基板缺口对应的位置也具有缺口，以实现传感器等器件的搭载等，在此不再赘述。需要说明的是，本发明实施例中的触控显示面板可以是液晶显示面板，也可以是有机发光显示面板等。[0082]本发明实施例还提供了一种触控显示装置，如图13所示，图13为本发明实施例提供的触控显示装置的结构示意图，该触控显示装置2可以为手机和平板电脑等。本发明提供的触控显示装置，常规显示区的亮度与缺口显示区的亮度相同，亮度均匀性较好。[0083]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他大肥列《、」丨、1°」^1处：，廿1为卿旧心丨円^丨4扣丨从耶方_3^日麥兄即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

权利要求：1.一种阵列基板，其特征在于，包括显示区和包围所述显示区的非显示区；所述阵列基板的至少一个边缘具有i个缺口，i为大于或者等于1的整数；所述显示区包括常规显示区和位于所述缺口两侧的缺口显示区，所述常规显示区包括多条沿第一方向延伸的第一扫描线，所述缺口显示区包括多条沿所述第一方向延伸的第二扫描线；_沿所述第一方向，所述常规显示区相对两侧的非显示区分别为第一非显示区和第二非显示区，所述缺口显示区相对两侧的非显示区分别为第三非显示区和第四非显示区，所述第三非显示区位于所述缺口显示区靠近所述第一非显示区的一侧，所述第四非显示区位于所述缺口显示区靠近所述第二非显示区的一侧；所述第一非显示区和所述第二非显示区均设置有级联的第一移位寄存器单元，所今第三非显示区和所述第四非显示区均设置有级联的第二移位寄存器单元，所述第一非显示区的第一移位寄存器单元与相邻的所述第三非显示区的第二移位寄存器单元级联，相邻的所述第三非显示区的第二移位寄存器单元级联，所述第二非显示区的第一移位寄存器单元与相邻的所述第四非显示区的第二移位寄存器单元级联，且相邻的所述第四非显示区的第二移位寄存器单元级联；所述第一移位寄存器单元包括第一缓存单元，所述第二移位寄存器单元包括第二缓存单元;所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数;或者，所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸;或者，所述第二缓存单元中反相器的个数小于所述第一缓存单元中反相器的个数，且所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸。2.根据权利要求1所述的阵列基板，其特征在于，所述第一移位寄存器单元与一条所述第一扫描线相连，所述第二移位寄存器单元与一条所述第二扫描线相连；相邻的两条所述第一扫描线分别与所述第一非显示区和所述第二非显示区的第一移位寄存器单元相连，相邻的两条所述第二扫描线分别与所述第三非显不区和所述第四非显示区的第二移位寄存器单元相连。3.根据权利要求2所述的阵列基板，其特征在于，任一所述第一缓存单元中反相器的个数和任一所述第二缓存单元中反相器的个数之比正相关于与所述第一缓存单元相连的第一扫描线的长度和与所述第二缓存单元相连的第二扫描线的长度之比。4.根据权利要求3所述的阵列基板，其特征在于，所述第一缓存单元中反相器的个数与所述第二缓存单元中反相器的个数之比的范围为x〜xx+12,其中，x等于所述第一扫描线的长度与所述第二扫描线的长度之比。5.根据权利要求2所述的阵列基板，其特征在于，所述第二缓存单元中反相器的尺寸小于所述第一缓存单元中反相器的尺寸包括所述第二缓存单元中构成反相器的晶体管的宽长比小于所述第一缓存单元中构成反相器的晶体管的宽长比。6.根据权利要求5所述的阵列基板，其特征在于，任一所述第一缓存单兀中构成反相器的晶体管的宽长比和任一所述第二缓存单元中构成反相器的晶体管的宽长比的比例正相关于与所述第一缓存单元相连的第一扫描线的长度和与所述第二缓存单元相连的第二扫描线的长度之比。7.根据权利要求6所述的阵列基板，其特征在于，所述第一缓存单元中构成反相器的晶体管的宽长比和所述第二缓存单元中构成反相器的晶体管的宽长比的比例的范围为X〜Xx+12,其中，X等于所述第一扫描线的长度与所述第二扫描线的长度之比。8.根据权利要求4或7所述的阵列基板，其特征在于，x等于3。9.根据权利要求8所述的阵列基板，其特征在于，任意两个缺口显示区内同一行的第二扫描线的长度相等，不同行的第二扫描线的长度也相等。10.根据权利要求9所述的阵列基板，其特征在于，所述缺口的形状为矩形。11.根据权利要求8所述的阵列基板，其特征在于，所述缺口两侧的缺口显示区内同一行的第二扫描线的长度相等，不同行的第二扫描线的长度不相等。12.根据权利要求11所述的阵列基板，其特征在于，所述缺口的形状为等腰三角形或等腰梯形。13.根据权利要求1所述的阵列基板，其特征在于，所述缺口位于所述阵列基板具有驱动芯片的一侧的边缘；或者，所述缺口位于所述阵列基板具有驱动芯片的一侧相对的另一侧的边缘；或者，所述缺口位于所述阵列基板具有驱动芯片的一侧的边缘，以及，所述阵列基板具有驱动芯片的一侧相对的另一侧的边缘。14.根据权利要求13所述的阵列基板，其特征在于，所述阵列基板具有驱动芯片的一侧的边缘具有一个或两个缺口；所述阵列基板具有驱动芯片的一侧相对的另一侧的边缘具有一个或两个缺口。15.根据权利要求1所述的阵列基板，其特征在于，所述第一移位寄存器单元和所述第二移位寄存器单元还包括锁存单元、与非门单元和复位单元；所述锁存单元的输入端接收移位寄存信号、所述锁存单元的时钟信号端连接第一时钟信号线、所述锁存单元的输出端分别电连接所述与非门单元的输入端和下一级移位寄存器的输入端；所述与非门单元的时钟信号端电连接第二时钟信号线、所述与非门单元的输出端电连接所述第一缓存单元的输入端或所述第二缓存单元的输入端;所述第一缓存单元的输出端电连接所述第一移位寄存器单元的输出端，所述第二缓存单元的输出端电连接所述第二移位寄存器单元的输出端；所述复位单元的输入端电连接复位信号线、所述复位单元的输出端电连接所述锁存单元的复位端。16.根据权利要求15所述的阵列基板，其特征在于，所述第一缓存单元包括m个相连的反相器，所述第二缓存单元包括n个相连的反相器，m大于n;所述第一缓存单元中第一个反相器的输入端电连接所述与非门单元的输出端，最后一个反相器的输出端电连接所述第一移位寄存器单元的输出端；所述第二缓存单元中第一个反相器的输入端电连接所述与非门单元的输出端，最后一个反相器的输出端电连接所述第二移位寄存器单元的输出端。17.根据权利要求16所述的阵列基板，其特征在于，所述第一缓存单元包括第一反相器、第二反相器和第三反相器；所述第一反相器的输入端电连接所述与非门单元的输出端、所述第一反相器的输出端电连接所述第二反相器的输入端;所述第三反相器的输入端电连接所述第二反相器的输出端、所述第三反相器的输出端电连接所述第一移位寄存器单元的输出端；所述第二缓存单元包括第一反相器；所述第一反相器的输入端电连接所述与非门单元的输出端、所述第一反相器的输出端电连接所述第二移位寄存器单元的输出端。_18.根据权利要求15所述的阵列基板，其特征在于，所述锁存单元包括第四反相器、第一时钟反相器和第二时钟反相器;所述第四反相器的输入端电连接所述第一时钟信号线、所述第四反相器的输出端分别电连接所述第一时钟反相器的时钟输入端和所述第二时钟反相器的控制端;所述第一时钟反相器的输入端接收移位寄存信号、所述第一时钟反相器的输出端电连接所述第二时钟反相器的输出端、所述第一时钟反相器的控制端电连接所述第一时钟信号线;所述第二时钟反相器的输入端电连接所述锁存单元的输出端、所述第二时钟反相器的时钟输入端电连接所述第一时钟信号线；所述与非门单元包括一与非门电路，所述与非门电路的第一输入端电连接所述第二时钟信号线、所述与非门电路的第二输入端电连接所述锁存单元的输出端、所述与非门电路的输出端电连接所述第一缓存单元或所述第二缓存单元的输入端；所述复位单元包括第五反相器和第一开关管，所述第五反相器的输入端与所述第一时钟反相器的输出端，所述第五反相器的输出端电连接所述与非门单元的输入端和下一级移位寄存器的输入端，所述第一开关管的控制端电连接所述复位信号线，所述第一开关管的输出端与所述与非门单元的输入端电连接。19.一种触控显示面板，其特征在于，包括权利要求1〜18任一项所述的阵列基板。20.—种触控显示装置，其特征在于，包括权利要求19所述的触控显示面板。

百度查询： 厦门天马微电子有限公司 一种阵列基板、触控显示面板和触控显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD